[发明专利]一种高速DAC的同步方法及装置有效
申请号: | 200910090366.1 | 申请日: | 2009-08-06 |
公开(公告)号: | CN101621296A | 公开(公告)日: | 2010-01-06 |
发明(设计)人: | 王珺;常鹏;金宏志 | 申请(专利权)人: | 北京华力创通科技股份有限公司 |
主分类号: | H03L7/00 | 分类号: | H03L7/00;H03M1/66 |
代理公司: | 北京凯特来知识产权代理有限公司 | 代理人: | 郑立明 |
地址: | 100088北京市*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 高速 dac 同步 方法 装置 | ||
1.一种高速DAC的同步方法,其特征在于,包括:
将输入的时钟信号进行预定倍数的倍频和分路,得到两路同频同相的时钟信号并发 送;
将接收到的两路同频同相的时钟信号分别进行所述预定倍数的分频,并分别将两路 分频时钟信号发送;
分别对接收到的两路分频时钟信号进行采样,若检测到两路分频时钟信号的采样不 同步,则发送在预定时间内屏蔽其中一路时钟信号的请求给时钟管理单元,并对由所述 时钟管理单元重新发送的两路时钟信号的分频时钟信号进行采样,直到两路分频时钟信 号同步。
2.根据权利要求1所述的方法,其特征在于所述将输入的时钟信号进行预定倍数的 倍频包括根据接收到的配置信息确定倍频的倍数。
3.根据权利要求1或2所述地方法,其特征在于所述发送在预定时间内屏蔽其中一路 时钟信号的请求包括根据接收到的与输入的时钟信号同频同相的时钟信号确定被屏蔽的 一路时钟信号,并发送屏蔽请求。
4.一种高速DAC的同步装置,其特征在于,包括:
时钟管理单元,用于将输入的时钟信号进行预定倍数的倍频和分路,得到两路同频 同相的时钟信号并发送;
分频单元,用于将接收到的两路同频同相的时钟信号分别进行所述预定倍数的分 频,并分别将两路分频时钟信号发送;
中央控制单元,用于分别对接收到的两路分频时钟信号进行采样,若检测到两路分 频时钟信号的采样不同步,则发送在预定时间内屏蔽其中一路时钟信号的请求给所述时 钟管理单元,并对由所述时钟管理单元重新发送的两路时钟信号的分频时钟信号进行采 样,直到获得的两路分频时钟信号同步。
5.根据权利要求4所述的装置,其特征在于,在时钟管理单元中还包括:
用于根据接收到的配置信息确定倍频的倍数。
6.根据权利要求4或5所述的装置,其特征在于,在中央控制单元还包括:
用于根据接收到的与输入的时钟信号同频同相的时钟信号确定被屏蔽的一路时钟信 号,并发送屏蔽请求。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京华力创通科技股份有限公司,未经北京华力创通科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910090366.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:提高无线个人网信道利用率的方法
- 下一篇:一种生成多媒体概念图的方法