[发明专利]移动数字多媒体广播系统中的LDPC码的并行分层译码器

说明书

技术领域

本发明涉及移动数字多媒体广播通信技术领域，特别涉及一种移动数字多媒体广播通信系统中低密度奇偶校验(Low-Density Parity-Check，LDPC)码的并行分层译码器。

背景技术

数据在传输及存储的过程中总是会引入各种各样的噪声，例如随机噪声、解调过程中的同步丢失以及无线传输中的多径效应等。由于这些噪声的存在，大大限制了一定带宽下的数据传输速率和传输质量。随着现代通信技术的不断进步，通信系统逐渐向吞吐率更高、容量更大及可靠性更高的方向发展，差错控制编码也因而得到了广泛的应用。LDPC码是差错控制码中非常重要的一类码，于1963年由罗伯特·加拉格(Robert·Gallager)^[1]提出。经验证，LDPC码可以达到距离香农限0.0045dB的误码性能，同时LDPC译码器由于校验矩阵的结构性，而具有固有的译码并行性，可以满足高速高吞吐率的要求。因而在扩展新一代无线通信系统服务范围、提高视频广播系统吞吐率等方面，LDPC码表现出了优异的性能和应用前景。

然而随着移动终端设备(如笔记本电脑和手机等)在无线通信系统中发挥越来越重要的作用，人们对其中的芯片电路的功耗也提出了越来越高的要求。LDPC译码器是根据校验矩阵H的结构，通过迭代译码算法完成译码的。由于H矩阵通常巨大而稀疏，因而LDPC译码的结构通常较复杂，硬件消耗较大。因其译码的功耗也很大，这对于很多无线移动终端设备而言是致命的弱点。同时具有优越的误码性能是对差错控制编码最根本的要求，所以降低LDPC译码的功耗和提高译码器的误码性能一直都是学术界和工业界研究的重点。以目前对LDPC码译码器的研究现状来看，存在两种主要译码算法。分别是两项信息传递(Two-Phase Message-Passing，TPMP)译码算法和Turbo译码信息传递(Turbo-Decoding Message-Passing，TDMP)译码算法^[2][3]，其中TDMP算法又称为分层算法。分层算法较传统的TPMP算法具有算法收敛更快和误码性能更好的特点。其原因在于，分层算法把TPMP算法中的一次迭代分割为若干次小迭代依次进行，变量节点在每一次小迭代之后，都将被更新并应用于下一次小迭代。然而，分层算法译码时间也是随分层数量的增大而线性增大，通常增大并行度(CNU的数量)来提高算法的吞吐率，但这种方法无疑会带来芯片的面

积和功耗的增大。

移动数字多媒体广播系统是近年来迅速发展起来的广播系统，“手机电视”是该系统中最典型最常用的系统之一。由于其广播信道的特性，不具备重传反馈机制，因而对纠错码的误码性能要求较高。同时，由于其应用于移动终端，因而低功耗设计也成为设计的难点。

发明内容

(一)要解决的技术问题

本发明的主要目的在于提供一种应用于移动数字多媒体广播系统中LDPC码的并行分层译码器，以克服传统分层算法中每次迭代中的小迭代依次串行进行带来的译码时间长，以及并行度大而带来的硬件开销大的问题，降低总迭代次数，从而实现系统功耗的降低，以及系统误码性能的提高。

(二)技术方案

为达到上述目的，本发明提供了一种应用于移动数字多媒体广播系统中LDPC码的并行分层译码器，该译码器由存储单元、变量节点运算单元VNU、校验节点运算单元CNU、输入缓存、输出缓存、控制逻辑和互联网络构成；其中，来自信道的信息首先存入存储单元，在每次迭代译码过程中，变量节点运算单元接收由存储单元输入的信息并通过互联网络与校验节点运算单元相连，完成信息更新并存回存储单元；当译码结束时，硬判决比特由存储单元输出(如图1所示)。

上述方案中，该并行分层译码器采用部分并行译码结构，共使用1个存储单元，36个VNU、18个CNU，1个输出缓存、1个输出缓存，其中36和18分别为校验矩阵H的基础矩阵的列数和最大行数。

上述方案中，所述存储单元包含36个存储子单元，每个存储子单元由1个硬判决比特存储器Bit_mem、1个信道信息存储器In_mem和3个外信息存储器Ex_mem构成，其中3为校验矩阵H的列重。上述方案中，所述信道信息存储器In_mem由两块深度为128的单端口存储器构成，配有三条读地址线和三条数据输出线，实现在两个时钟周期内完成3次读操作的功能。

上述方案中，所述外信息存储器Ex_mem由一块深度为256的双端口存储器构成，配有两条读地址线、一条写地址线、两条数据输出线和一条数据输入线，实现在两个时钟周期内完成两次读操作和一次写操作的功能。