[发明专利]移动数字多媒体广播系统中的LDPC码的并行分层译码器

权利要求书

1.一种应用于移动数字多媒体广播系统中LDPC码的并行分层译码器，其特征在于，该译码器由存储单元、变量节点运算单元VNU、校验节点运算单元CNU和互联网络构成；其中，来自信道的信息首先存入存储单元，在每次迭代译码过程中，变量节点运算单元接收由存储单元输入的信息并通过互联网络与校验节点运算单元相连，完成信息更新并存回存储单元；当译码结束时，硬判决比特由存储单元输出。

2.根据权利要求1所述的应用于移动数字多媒体广播系统中LDPC码的并行分层译码器，其特征在于，该并行分层译码器采用部分并行译码结构，共使用1个存储单元，36个VNU、18个CNU，1个输出缓存、1个输出缓存，其中36和18分别为校验矩阵H的基础矩阵的列数和最大行数。

3.根据权利要求1所述的应用于移动数字多媒体广播系统中LDPC码的并行分层译码器，其特征在于，所述存储单元包含36个存储子单元，每个存储子单元由1个硬判决比特存储器Bit_mem、1个信道信息存储器In_mem和3个外信息存储器Ex_mem构成，其中3为校验矩阵H的列重。

4.根据权利要求3所述的应用于移动数字多媒体广播系统中LDPC码的并行分层译码器，其特征在于，所述信道信息存储器In_mem由两块深度为128的单端口存储器构成，配有三条读地址线和三条数据输出线，实现在两个时钟周期内完成3次读操作的功能。

5.根据权利要求3所述的应用于移动数字多媒体广播系统中LDPC码的并行分层译码器，其特征在于，所述外信息存储器Ex_mem由一块深度为256的双端口存储器构成，配有两条读地址线、一条写地址线、两条数据输出线和一条数据输入线，实现在两个时钟周期内完成两次读操作和一次写操作的功能。

6.根据权利要求1所述的应用于移动数字多媒体广播系统中LDPC码的并行分层译码器，其特征在于，所述变量节点运算单元VNU在每次迭代中，计算将要输入校验节点的外信息值以及经过该次迭代之后的变量节点硬判决值，其包含有加法运算单元，在运算结束后将信息按原地址写入存储单元。

7.根据权利要求1所述的应用于移动数字多媒体广播系统中LDPC码的并行分层译码器，其特征在于，所述校验节点运算单元CNU采用最小和算法，由一组计算最小值的运算单元构成，每次运算有行重个输入并行输入，CNU将计算出相应每个输入在不包括本身的情况下最小的输入，并通过互联网络将校验信息写入存储单元。

8.根据权利要求1所述的应用于移动数字多媒体广播系统中LDPC码的并行分层译码器，其特征在于，在译码过程中将校验矩阵中的每一行作为一层，即将每次迭代分割为256个小迭代，对应1/2码率和3/4码率其基础矩阵分别有18行和9行，在译码时每个时刻分别有18或9行并行运算，其中每次小迭代用时两个时钟周期，因而完成一次迭代，即256×18或256×9层运算，需要256×2个时钟周期；虽然在同一时刻有若干层在同时进行运算，但对于每个变量节点而言，其对应的三层则是依次逐一进行运算的，因而利用前一层更新的信息可用于后一层的运算，从而实现变量节点利用各层信息递进更新的分层原理。

9.根据权利要求1所述的应用于移动数字多媒体广播系统中LDPC码的并行分层译码器，其特征在于，该并行分层译码器的译码过程包括：

步骤1：初始化；

译码开始时，存储单元中的In_mem和Ex_mem都将载入来自输入的信道信息；针对一个存储子单元而言，定义地址变量Addr1、Addr2和Addr3代表In_mem和Ex_mem的读写地址；

步骤2：迭代运算；

一般译码过程将分为若干次迭代，该译码器将每次迭代分割为256次子迭代；

步骤3：译码结束；

当硬判决满足所有校验方程，或总迭代次数达到预先设定的最大迭代次数时译码结束，输出硬判决信息。

10.根据权利要求9所述的应用于移动数字多媒体广播系统中LDPC码的并行分层译码器，其特征在于，步骤2中迭代运算的子迭代过程包括：

子迭代步骤1：外信息运算；

每次迭代中，系统分别从In_mem和Ex_mem中读出3个信道信息和6个分层迭代信息，并输入至变量节点运算单元；变量节点运算单元经过加法运算输出3个外信息至校验节点运算单元；

子迭代步骤2：校验节点运算；

校验节点运算单元利用最小和算法，对校验节点进行更新，并将更新后的校验节点信息输出至变量节点运算单元。

子迭代步骤3：变量节点运算；

变量节点运算单元将输入的校验节点信息与本次迭代的外信息相加，作为本次迭代的分层迭代信息，然后按原地址输出至相应的存储子单元中的Ex_mem中；同时取本次分层迭代信息的最高位作为本次迭代输出的硬判决信息，输出至相应存储子单元中的硬判决存储器中，此时一次子迭代完成；

经过256次子迭代之后，一次迭代完成；此时各存储子单元中分别存储着经过一次迭代之后的信息值，对于每块存储子单元中的三块Ex_mem存储器的内容完全不同。