[发明专利]基于可控负载电容的时间域比较器有效
申请号: | 200910087477.7 | 申请日: | 2009-06-22 |
公开(公告)号: | CN101577548A | 公开(公告)日: | 2009-11-11 |
发明(设计)人: | 克兵格·赛客帝·玻梅;杨华中;汪蕙 | 申请(专利权)人: | 清华大学 |
主分类号: | H03M1/50 | 分类号: | H03M1/50;H03K5/24;H03K19/0185 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 100084北*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 可控 负载 电容 时间 比较 | ||
技术领域
基于可控负载电容的时间域比较器直接应用的技术领域是超低功耗模拟数字转换器电路设计。所提出电路是一类可以适用于主要低功耗ADC结构的重要模块。
背景技术
无线传感器网络(WSN)在社会和自然环境中具有越来越广泛的应用。由于无线传感器网络具有的可靠性和精确性的优势,尤其重点应用于军事,国家安全,医疗和环境观察等领域。一般无线传感器网络都是由大量传感器节点组成,由此使得功耗成为传感器网络设计的重要约束,要求传感器节点中每个模块必须消耗很低的能量。
在WSN节点中一般集成一个模拟数字转换器(ADC)把来自传感器的模拟信号转换成数字信号并由处理器进行下一步的处理。为了达到超低功耗的要求,适用的ADC也应该是超低功耗的(见参考文献Benton H.Calhoun,Denis C.Daly,Naveen Verma,Daniel F.Finchelstein,David D.Wentzloff,Alice Wang,Seong-Hwan Cho,and Anantha P.Chandrakasan,“Design Considerations for Ultra-Low Energy Wireless MicrosensorNodes”)。逐次逼近型ADC(SAR ADC)是实现超低功耗ADC的一种合适的电路结构。这是因为,SAR ADC硬件电路比较少,只包括三个模块:数字模拟转换器(DAC),比较器和数字逻辑模块。其中,比较器模块是消耗能量最多的模块。
传统比较器是先把输入电压转换成电流然后把这电流再转换成电压,最后用一个低功耗高速的锁存器(latch)来对所得的电压进行比较得到结果。在进行功耗优化时,这种比较器性能会有很大下降。为了降低这种比较器的失调,会在latch前边用一个或几个运放;但是这种方法会引入更大的功耗和复杂度。(见参考文献Naveen Verma,and Anantha P.Chandrakasan,“An Ultra Low Energy 12-bit Rate-Resolution Scalable SAR ADC forWireless Sensor Nodes”,IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.42,NO.6,JUNE2007).
为了解决以上问题,可以采用基于时间模式的比较器(TMC)。这种比较器结构非常简单而且消耗能量很低,并且可以应用到超低功耗SAR ADC的设计中。这种比较器的工作模式不同于传统比较器。它首先用一个电压-时间转换电路(VTC)把输入电压转换成时间脉冲,然后又通过一个触发器对时间作比较或锁定。代表性工作包括,Andrea Agnes et al提出的一种基于时间域的比较器.(见参考文献Andrea Agnes,Edoardo Bonizzoni,Piero Malcovatiand Franco Maloberti,“A 9.4-ENOB 1V 3.8μW 100kSs SAR ADC with Time domaincomparator”,2008IEEE International Solid-State Circuits Conference).虽然AndreaAgnes所提出的时间域比较器比传统的比较器要简单且功耗低,但是具有几个缺点:首先,这个比较器采用了含有比较大的电阻的静态的VTC。所以速度,功耗效率以及精度都比较底。另外面积比较大。
发明内容
本发明的目的是在现有的时间域比较器电路的基础上,提出一种基于可控负载电容的时间域比较器(Shunt Capacitor Based Time-mode Comparator(SCTMC))结构。
基于可控负载电容的时间域比较器,其特征在于,含有一个具有可控负载电容的电压-时间转换电路、一个D触发器、以及两个负载电容,其中:
电压-时间转换电路,含有八个NMOS管和十个PMOS管,其中:
在八个NMOS管中,第一NMOS管至第八NMOS管依次标志为(N1,N2,N3,N4,N5,N6,N7,N8);
在十个PMOS管中,第一PMOS管至第十PMOS管依次标志为(P1,P2,P3,P4,P5,P6,P7,P8,P9,P10);
在第一NMOS管N1,第二NMOS管N2,第五NMOS管N5,第六NMOS管N6,第七NMOS管N7、第八NMOSN8管N8,这六个NMOS管的源极共同接地,
在两个负载电容中,第一负载电容C1的和第二负载电容C2的下极板共同接地,
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910087477.7/2.html,转载请声明来源钻瓜专利网。