[发明专利]基于可控负载电容的时间域比较器

权利要求书

1.基于可控负载电容的时间域比较器，其特征在于，含有一个具有可控负载电容的电压-时间转换电路、一个D触发器、第一反相管、第二反相管以及两个负载电容，其中：

电压-时间转换电路，含有八个NMOS管和十个PMOS管，其中：

在八个NMOS管中，第一NMOS管至第八NMOS管依次标志为N1，N2，N3，N4，N5，N6，N7，N8；

在十个PMOS管中，第一PMOS管至第十PMOS管依次标志为P1，P2，P3，P4，P5，P6，P7，P8，P9，P10；

第一NMOS管(N1)，第二NMOS管(N2)，第五NMOS管(N5)，第六NMOS管(N6)，第七NMOS管(N7)、第八NMOSN8管(N8)，这六个NMOS管的源极共同接地，

在两个负载电容中，第一负载电容(C1)的和第二负载电容(C2)的下极板共同接地，

在十个PMOS管中，第一PMOS管(P1)，第三PMOS管(P3)，第五PMOS管(P5)，第九PMOS管(P9)，第二PMOS管(P2)，第四PMOS管(P4)，第六PMOS管(P6)，以及第十PMOS管(P10)这八个PMOS管的源极共同接电源V_DD，

第三NMOS管(N3)的栅极接输入电压(VIN)，

第四NMOS管(N4)的栅极接参考电压(VREF)，

所述第一PMOS管(P1)、第三PMOS管(P3)、第二PMOS管(P2)、第四PMOS管(P4)、第七PMOS管(P7)、第八PMOS管(P8)这六个PMOS管的栅极、以及所述第一NMOS管(N1)，第二NMOS管(N2)这八个MOS管的栅极接时钟信号(CLK)，

所述第一负载电容(C1)的上极板同时和所述第三PMOS管(P3)的漏极、第三NMOS管(N3)的漏极、以及第五PMOS管(P5)的栅极相连，

所述第二负载电容器(C2)的上极板同时和第四PMOS管(P4)的漏极、第四NMOS管(N4)的漏极、以及第六PMOS管的栅极相连，

所述第一NMOS管(N1)的漏极、第三NMOS管(N3)的源极、第五NMOS管(N5)的栅极、以及第一PMOS管(P1)的漏极互连，

所述第五PMOS管(P5)的漏极、第五NMOS管(N5)的漏极、第九PMOS管(P9)的栅极，以及第七NMOS管(N7)的栅极互连，

所述第九PMOS管(P9)的漏极与第七PMOS管(P7)的源极互连，

所述第二NMOS管(N2)的漏极、第四NMOS管(N4)的源极、第六NMOS管(N6)的栅极，以及第二PMOS管(P2)的漏极互连，

所述第六PMOS管(P6)的漏极、第六NMOS管(N6)的漏极、第十PMOS管(P10)的栅极、以及第八NMOS管(N8)的栅极互连，

所述第十PMOS管(P10)的漏极与第八PMOS管(P8)的源极互连，

所述第七PMOS管(P7)的漏极和所述第七NMOS管(N7)的漏极相连后，再正向通过第一反相管(I1)连接到所述D触发器的D端，所述第八PMOS管(P8)的漏极和所述第八NMOS管(N8)的漏极相连后，再通过第二反相管(I2)连接到所述D触发器的控制端，所述D触发器的输出为所述基于可控负载电容的时间域比较器的输出信号(Dout)。