[发明专利]一种时钟检测的方法及装置

说明书

技术领域

本发明涉及通信技术领域，特别涉及一种时钟检测的方法及装置。 

背景技术

随着数字同步网的高速发展，对通信设备时钟的可靠性、安全性要求也越来越高。 

所谓网同步，就是使网中所有交换节点的时钟频率和相位都控制在预定的容差范围内，以便使网内各交换节点的全部数字流实现正确有效的交换，否则会在数字交换机中产生信息比特的溢出和取空，导致数字流的滑动损伤，造成数据出错。由于时钟频率不一致产生的滑动在所有使用同一时钟的系统中都会出现，影响很大，必须进行有效的控制。 

在通信设备中对于时钟单元一般采用热备份保护，时钟单元的时钟参考源也有多个，以保证在时钟异常时，可以及时触发时钟源倒换和时钟单元的倒换，所以对于时钟有效性的检测尤为重要。但是现有时钟检测的方法要占用大量的PCB(Printed circuit board，印刷电路板)板空间，资源占用高，且时钟检测的可靠性较低。 

发明内容

本发明实施例提供了一种时钟检测的方法及装置，用以解决现有时钟检测的方法资源占用高，时钟检测的可靠性较低的问题。 

本发明实施例提供了一种时钟检测的方法，包括： 

可编程器件对本地定时源生成的源时钟信号进行分频获得参考时钟信号； 

所述可编程器件将所述源时钟信号作为计数工作时钟，确定被测时钟信号在所述参考时钟信号的连续N个高电平的每个高电平期间的上升沿计数值和高电平计数值，其中，所述N为正整数； 

所述可编程器件根据所述被测时钟信号在所述每个高电平期间中的高电平计数值与第一预期值的大小关系以及上升沿计数值与第二预期值的大小关系，确定所述被测时钟信号是否有效。 

所述可编程器件根据所述被测时钟信号在所述每个高电平期间中的高电平计数值与第一预期值的大小关系以及上升沿计数值与第二预期值的大小关系，确定所述被测时钟信号是否有效，具体为： 

所述可编程器件判断所述被测时钟信号在所述每个高电平期间中的高电平计数值是否超过所述第一预期值、上升沿计数值是否超过所述第二预期值； 

当所述可编程器件判断出所述被测时钟信号在所述每个高电平期间中的高电平计数值未超过所述第一预期值且上升沿计数值未超过所述第二预期值时，确定所述被测时钟信号有效；当所述可编程器件判断出所述被测时钟信号在所述每个高电平期间中的高电平计数值超过所述第一预期值且上升沿计数值超过所述第二预期值时，确定所述被测时钟信号无效。 

所述可编程器件判断所述被测时钟信号在所述每个高电平期间中的高电平计数值是否超过所述第一预期值、上升沿计数值是否超过所述第二预期值，具体为： 

所述可编程器件在所述每个高电平的下降沿，锁存所述被测时钟信号在当前高电平期间中的高电平计数值和上升沿计数值，之后清零所述被测时钟信号在当前高电平期间中的高电平计数值和上升沿计数值，并在清零高电平期间判断所述被测时钟信号在所述当前高电平期间中的高电平计数值是否超过所述第一预期值、上升沿计数值是否超过所述第二预期值。 

另外，所述可编程器件还可确定所述被测时钟信号的占空比为：所述被测时钟信号在所述连续N个高电平的任一高电平期间中的高电平计数值，除以所述源时钟信号的频率与所述参考时钟信号的频率的比值的1/2。 

本发明实施例提供了一种时钟检测的装置，包括： 

本地定时源，用于生成源时钟信号； 

可编程器件，用于对所述源时钟信号进行分频获得参考时钟信号，将所述源时钟信号作为计数工作时钟，确定被测时钟信号在所述参考时钟信号的连续 N个高电平的每个高电平期间的上升沿计数值和高电平计数值，其中，所述N为正整数，并根据所述被测时钟信号在所述每个高电平期间中的高电平计数值与第一预期值的大小关系以及上升沿计数值与第二预期值的大小关系，确定所述被测时钟信号是否有效。 

所述可编程器件具体包括： 

分频器，用于对所述源时钟信号进行分频获得参考时钟信号； 

计数器，用于将所述源时钟信号作为计数工作时钟，对被测时钟信号在所述每个高电平期间中的上升沿进行计数获得上升沿计数值，并对被测时钟信号在所述每个高电平期间中的高电平进行采样计数获得高电平计数值； 

判决器，用于根据所述被测时钟信号在所述每个高电平期间中的高电平计数值与第一预期值的大小关系以及上升沿计数值与第二预期值的大小关系，确定所述被测时钟信号是否有效。