[发明专利]非易失性存储器控制栅极字线的加工方法

说明书

技术领域

本发明涉及半导体存储器技术领域，特别涉及非易失性存储器控制栅极字线的加工方法。

背景技术

非易失只读存储装置，例如只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)以及其它更高级的非易失存储装置已普遍应用于手机、笔记本电脑、掌上电脑、数码相机等领域。

非易失存储器的存储单元区由自对准分离栅极(Self-Aligned Split Gate)或称为控制栅极构成。所述晶片上控制器栅极分布的区域称为存储单元区，存储单元区的外围区域称为外围电路区。其中，字线(Word Line，WL)多晶硅被用来作为擦除栅极(Erase Gate)、选择栅极(Select Gate)和外围电路晶体管的栅极。

图1a至图1c示出了现有技术中的字线加工流程中存储单元区的剖面示意图。字线加工流程包括如下步骤：首先，在已形成控制栅极结构的晶片表面沉积一层多晶硅薄膜101，所述多晶硅薄膜101最终将形成字线多晶硅。每个控制栅极由一对凸状物构成，凸状物顶部由氮化硅构成。该凸状物的制造方法及其具体构成与本发明无关，故在此不进行揭示。沉积后的剖面如图1a所示，控制栅极102的高度约为2300埃，多晶硅薄膜101在控制栅极102处形成明显的台阶状结构，较高台阶大致对应存储单元区，较低台阶大致对应外围电路区。较高台阶的多晶硅薄膜101在控制栅极102的上方，而较低台阶的多晶硅薄膜101上表面与控制栅极102的高度差约为500埃。接着，在较低台阶处的多晶硅薄膜101的上表面再沉积厚度为350埃的氧化物隔离层103，氧化物隔离层103的作用是防止在后续的字线化学机械抛光(CMP)过程中，使外围电路区上表面的多晶硅层受损。在外围电路区上方的氧化物隔离层103上覆盖光刻胶104，然后对存储单元区进行蚀刻，当未被光刻胶覆盖的氧化物隔离层反应完毕后停止蚀刻，蚀刻后的晶片剖面如图1b所示。然后移除光刻胶，并对所述晶片进行字线化学机械抛光(CMP)过程，使得晶片上表面平坦化，当存储单元区的控制栅极102顶部的氮化物露出多晶硅薄膜101的上表面，则停止字线化学机械抛光。然后再对多晶硅薄膜101进行蚀刻等后续处理形成字线多晶硅。

字线CMP之后的晶片剖面如图1c所示，在控制栅极102与氧化物隔离层之间的多晶硅薄膜101的上表面，即图1c中箭头所指之处形成了阶梯状的高度差105。该高度差105会对后续的字线光刻胶及蚀刻过程造成不良影响。

发明内容

有鉴于此，本发明提出一种非易失性存储器分离栅极字线的加工方法，可以避免字线CMP过程中形成多晶硅薄膜上表面的阶梯状高度差。

本发明实施例提出的一种非易失性存储器分离栅极字线的加工方法，包括如下步骤：

待加工的晶片已形成控制栅极，所述控制栅极的顶部由氮化硅构成，所述晶片上控制器栅极分布的区域称为存储单元区，存储单元区的外围区域称为外围电路区；

在所述晶片上表面沉积第一层多晶硅薄膜；

在所述第一层多晶硅薄膜的上表面沉积氧化物隔离层，并在外围电路区的氧化物隔离层上覆盖光刻胶；

对所述晶片存储单元区进行蚀刻，当未被光刻胶覆盖的氧化物隔离层反应完毕后停止蚀刻；

移除光刻胶，在所述晶片残余的第一层多晶硅薄膜和氧化物隔离层的上表面沉积第二层多晶硅薄膜；

对所述晶片进行字线化学机械抛光，存储单元区的控制栅极顶部的氮化物露出多晶硅薄膜的上表面，则停止字线化学机械抛光。

所述在第一层多晶硅薄膜的上表面沉积的氧化物隔离层的厚度为300-700埃，较佳地，可以取为500埃。

所述在晶片上表面沉积的第二层多晶硅薄膜的厚度的取值范围为600埃至2000埃。

从以上技术方案可以看出，在字线化学机械抛光的步骤之前，增加一个沉积第二层多晶硅薄膜的步骤，这样就可以避免在字线化学机械抛光之后的对开门栅极两侧的多晶硅表面出现阶梯状高度差。

附图说明

图1a至图1c示出了现有技术中的字线加工流程中存储单元区的剖面示意图；其中，

图1a为在已形成控制栅极结构的晶片表面沉积一层多晶硅薄膜后的剖面图；

图1b为蚀刻后的晶片剖面图；

图1c为字线化学机械抛光之后的晶片剖面图；

图2a至图2d为本发明实施例的字线加工流程中存储单元区的剖面示意图；其中，

图2a为在已形成控制栅极结构的晶片表面沉积一层多晶硅薄膜后的剖面图；

图2b为蚀刻后的晶片剖面图；

图2c为沉积第二层多晶硅薄膜后的剖面图；