[发明专利]提高沟槽宽度均匀性的方法及装置

说明书

技术领域

本发明涉及半导体器件制造工艺，特别涉及一种提高沟槽宽度均匀性的方法及装置。

背景技术

目前，在半导体器件的后段工艺中，可根据不同需要设置多层金属互连层，每层金属互连层包括金属互连线和绝缘层，这就需要对上述绝缘层制造沟槽和连接孔，然后在上述沟槽和连接孔内沉积金属，沉积的金属即为金属互连线，一般选用铜作为金属互连线材料。图1为现有技术中，部分铜互连层的剖面示意图：在包括刻蚀终止层101和氧化硅层102的绝缘层上刻蚀沟槽103和连接孔104，然后在沟槽103和连接孔104内沉积金属铜，形成沟槽103内的铜互连线103’及连接孔104内的铜互连线104’，所述铜互连线104’与下层的铜互连线105连接。为简便起见，图1仅示出了部分金属互连层。显然，形成于半导体衬底上，还具有若干金属互连层，其中半导体衬底上可以形成各种器件结构，例如定义在衬底上的有源区、隔离区，以及有源区中的晶体管的源/漏和栅极。

在现有的刻蚀工艺中，一般采用等离子体刻蚀形成沟槽103和连接孔104。在刻蚀沟槽103时，主刻蚀一般采用的刻蚀气体包括：氩气(Ar)、和含氟(F)类气体如四氟化碳(CF₄)等，通过物理刻蚀和化学刻蚀相结合的方法，对电介质层如氧化硅层102进行刻蚀。其中，Ar主要用于物理刻蚀，Ar等离子体会在晶片表面产生离子轰击，能够物理地从晶片表面移除材料并能够破坏晶圆片表面原子之间的化学键，从而显著地提高刻蚀反应速率。含氟类气体如CF₄主要用于化学刻蚀，产生化学上易反应的等离子基团，这些基团会明显增加刻蚀速率。

刻蚀工艺在反应腔内进行，现有技术中，将Ar和CF4的混合气体通过管路，然后再分为两个支路，每条支路上都设置有气孔，Ar和CF4的混合气体通过各自支路上的气孔，分别通入反应腔中，Ar和CF₄的混合气体在反应腔的中间区域和边缘区域的双气流量(Dual Gas Flow，DGF)比可根据实际应用的不同，设定两个支路上的气孔数量比，进而调整反应腔中间区域和边缘区域的大小。例如，可以将边缘区域和中间区域的气孔数量比调整为1∶2。

由于射频功率电源提供射频电压，在反应腔内产生射频电场，将刻蚀气体激发成等离子体。但是由于射频电场的不均匀，所以使产生的等离子体在反应腔的中间区域和边缘区域的均匀度不一致，因此，边缘区域的刻蚀速率小于中间区域的刻蚀速率。

进一步地，在晶片中存在若干个芯片单元(Die)，每个芯片单元中存在若干个单线(Iso)和密线(Dense)。从单线处到密线处，栅极与栅极之间的间距是逐渐减小的。这样，就会使晶片边缘的Iso和Dense处的刻蚀蚀速率小于其它位置的刻蚀速率。因为刻蚀包括横向刻蚀和垂直刻蚀，晶片边缘刻蚀速率小，则晶片边缘的横向刻蚀速率自然会比晶片中间区域的小，晶片边缘的沟槽宽度就会比晶片中间区域的沟槽宽度小，因此，晶片内各个位置上的沟槽宽度W不均匀，导致晶圆片内铜互连线103’的方块电阻均匀性较差，即晶圆片上有的位置上方块电阻(R_s)较大，有的位置上方块电阻较小。

为显示晶片Iso和Dense的沟槽宽度均匀性，利用扫描电子显微镜(SEM)捕获Iso和Dense的沟槽宽度值。Dense处沟槽宽度的range为9.5纳米；Iso处沟槽宽度的range为29.9纳米。Iso或者Dense的沟槽宽度均匀性指标range越低，则说明方块电阻均匀性越高。range是指：沟槽宽度最大值-沟槽宽度最小值。伴随着半导体制造技术的飞速发展，晶片朝向更高的元件密度、高集成度方向发展，半导体器件的制造技术已进入65nm乃至45nm工艺节点，控制Iso或者Dense的沟槽宽度均匀性指标range在10纳米的范围内，越来越成为一个技术上的挑战，这从上述就可以看出，虽然Dense处的range为9.5纳米，小于10纳米，但是Iso处的range为29.9纳米，是远大于10纳米的，这会严重影响器件的性能，所以提高沟槽宽度均匀性越来越成为提高器件性能的关键问题。