[发明专利]阵列基板及其制造方法有效
申请号: | 200910080542.3 | 申请日: | 2009-03-20 |
公开(公告)号: | CN101840121A | 公开(公告)日: | 2010-09-22 |
发明(设计)人: | 郝昭慧;董敏;张弥 | 申请(专利权)人: | 北京京东方光电科技有限公司 |
主分类号: | G02F1/1368 | 分类号: | G02F1/1368;H01L27/12;H01L21/77;H01L21/84 |
代理公司: | 北京中博世达专利商标代理有限公司 11274 | 代理人: | 申健 |
地址: | 100176 北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 阵列 及其 制造 方法 | ||
1.一种阵列基板,包括基板,以及在基板上形成的栅极扫描线、数据扫描线、像素电极和薄膜晶体管,该薄膜晶体管的栅极与栅极扫描线相连、源极与数据扫描线相连、漏极与像素电极相连;其特征在于,所述薄膜晶体管的栅极与源/漏极之间设有气体层;所述栅极扫描线与数据扫描线交叉处设有位于栅极扫描线和数据扫描线之间的气体层。
2.根据权利要求1所述的阵列基板,其特征在于,所述栅极扫描线与数据扫描线交叉处从栅极扫描线到数据扫描线之间依次包括:栅绝缘层和气体层。
3.根据权利要求1或2所述的阵列基板,其特征在于,所述薄膜晶体管从栅极到源/漏极之间依次包括:栅绝缘层、半导体层、掺杂半导体层和气体层。
4.根据权利要求1或2所述的阵列基板,其特征在于,所述薄膜晶体管从栅极到源/漏极之间依次包括:栅绝缘层和气体层;所述栅绝缘层上形成有连接到薄膜晶体管的漏极的像素电极;所述薄膜晶体管的源/漏极上依次包括:具有沟道的掺杂半导体层、半导体层。
5.一种制造阵列基板的方法,其特征在于,包括:
(1)在基板上形成栅图案,该栅图案包括栅极扫描线、以及与栅极扫描线相连的栅极;
(2)在具有栅图案的基板上沉积栅极绝缘薄膜;
(3)在栅极绝缘薄膜上形成与薄膜晶体管的栅极重叠的有源薄膜图案;
(4)形成与所述有源薄膜图案重叠的溶解层、以及与栅极扫描线和数据扫描线交叉处重叠的溶解层;
(5)在所述具有溶解层的基板上形成源/漏金属薄膜;
(6)在所述源/漏金属薄膜上刻蚀出源/漏图案、并刻蚀掉所述溶解层,该源/漏图案包括与栅极扫描线交叉的数据扫描线、薄膜晶体管的源极和漏极;
(7)在形成源/漏图案的基板上形成具有接触孔的钝化薄膜,该接触孔露出薄膜晶体管的漏极;
(8)形成经所述接触孔连接到薄膜晶体管的漏极的像素电极。
6.根据权利要求5所述的制造阵列基板的方法,其特征在于,所述溶解层所用材料为非结晶氧化铟锡、氧化铟锌或者氧化锌。
7.一种制造阵列基板的方法,其特征在于,包括:
(1)在基板上形成栅图案,该栅图案包括栅极扫描线、以及与栅极扫描线相连的栅极;
(2)在具有栅图案的基板上沉积栅极绝缘薄膜;
(3)在栅极绝缘薄膜上形成与薄膜晶体管的栅极重叠的溶解层、以及与栅极扫描线和数据扫描线交叉处重叠的溶解层;
(4)在所述具有溶解层的基板上形成源/漏金属薄膜;
(5)在所述源/漏金属薄膜上刻蚀出源/漏图案、并刻蚀掉所述溶解层,该源/漏图案包括与栅极扫描线交叉的数据扫描线、薄膜晶体管的源极和漏极;
(6)形成连接到薄膜晶体管的漏极的像素电极;
(7)对应于所述源/漏极形成有源薄膜图案,该有源薄膜图案包括依次形成的具有沟道的掺杂半导体层、半导体层。
8.根据权利要求7所述的制造阵列基板的方法,其特征在于,在(7)之后,该方法还包括:
(8)在具有有源薄膜图案和像素电极的基板上形成钝化层。
9.根据权利要求7所述的制造阵列基板的方法,其特征在于,所述溶解层所用材料为二氧化硅、氮化硅、非结晶氧化铟锡、氧化铟锌或者氧化锌。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京京东方光电科技有限公司,未经北京京东方光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910080542.3/1.html,转载请声明来源钻瓜专利网。