[发明专利]一种CPU、一种SoC芯片及一种同步时钟的方法有效
| 申请号： | 200910078974.0 | 申请日： | 2009-03-02 |
| 公开（公告）号： | CN101498952A | 公开（公告）日： | 2009-08-05 |
| 发明（设计）人： | 石艳 | 申请（专利权）人： | 北京红旗胜利科技发展有限责任公司 |
| 主分类号： | G06F1/12 | 分类号： | G06F1/12 |
| 代理公司： | 北京润泽恒知识产权代理有限公司 | 代理人： | 苏培华 |
| 地址： | 100081北京市海淀区中*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 cpu soc 芯片 同步 时钟 方法 | ||
1.一种同步时钟的装置，其特征在于，所述时钟涉及不同时钟域的 CPU与外部设备的时钟频率，并且，所述CPU的时钟频率和外部设备的 时钟频率是同相位的，CPU的时钟频率是外部设备时钟频率的整数倍， 所述装置包括：
时钟分频信息获取模块，用于获取外部设备的时钟分频信息；
时钟域控制模块，用于根据所述时钟分频信息调整所述CPU与外部 设备的数据传输接口，使所述CPU和各外部设备同步运行在各自的时钟 频率上；
其中，所述时钟域控制模块包括：
采样子模块，用于根据所述时钟分频信息从低电平到高电平的跃升， 对来自相应外部设备的时钟信号进行采样；
同步子模块，用于根据采样信号调整所述CPU与外部设备的数据传 输接口，使所述CPU和各外部设备同步运行在各自的时钟频率上。
2.如权利要求1所述的装置，其特征在于，所述数据传输接口为CPU 的总线接口。
3.如权利要求1所述的装置，其特征在于，所述外部设备的时钟分 频信息从SoC芯片内的时钟控制器中获得。
4.一种同步时钟的方法，其特征在于，所述时钟涉及不同时钟域的 CPU与外部设备的时钟频率，并且，所述CPU的时钟频率和外部设备的 时钟频率是同相位的，CPU的时钟频率是外部设备时钟频率的整数倍， 所述方法包括：
获取外部设备的时钟分频信息；
根据所述时钟分频信息调整所述CPU与外部设备的数据传输接口， 使所述CPU和各外部设备同步运行在各自的时钟频率上；
其中，所述调整数据传输接口使CPU和外部设备同步运行在各自的 时钟频率上的步骤包括：
根据所述时钟分频信息从低电平到高电平的跃升，对来自相应外部 设备的时钟信号进行采样；
根据采样信号调整所述CPU与外部设备的数据传输接口，使所述 CPU和各外部设备同步运行在各自的时钟频率上。
5.如权利要求4所述的方法，其特征在于，所述数据传输接口为CPU 的总线接口。
6.如权利要求4所述的方法，其特征在于，所述外部设备的时钟分 频信息从SoC芯片内的时钟控制器中获得。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京红旗胜利科技发展有限责任公司，未经北京红旗胜利科技发展有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200910078974.0/1.html，转载请声明来源钻瓜专利网。
