[发明专利]一种复合存储介质浮栅存储器结构及其制作方法

说明书

技术领域

本发明涉及半导体器件技术领域，特别涉及一种复合存储介质浮栅存储器结构及其制作方法。

背景技术

自从1967年贝尔实验室的D.Kahng和S.M.Sze提出了浮栅结构的非易失性半导体存储器以来，基于栅堆叠的MOSFET结构的浮栅半导体存储器就在容量、成本和功耗上以占有极大的优势取代了之前长期使用的磁存储器。

在此基础上，日本东芝公司在1984年成功提出了Flash存储器的概念，目前Flash存储器是非易失性半导体存储器市场上的主流器件，但是随着微电子技术节点不断向前推进，工艺线宽将进一步减小，基于浮栅结构的传统Flash器件正在遭遇严重的技术难点，主要原因是由于隧穿介质层的持续减薄，漏电现象越发严重，严重限制了Flash器件的可缩小化，导致浮栅存储器件的密度难以提升。

目前解决此类问题的解决方案有两种。一种革命式方案，就是采用完全不同存储机理和结构的存储介质，如RRAM，FeRAM，PCRAM等；另外一种改进型方案，就是在现有非易失性浮栅存储器的基础上，采用新的浮栅存储介质，如Nitride，纳米晶等。对于前一种方案，由于采用两端式存储结构，存储单元占用芯片的面积会大幅减少，密度可以进一步提高，但是在这种方案当中，有的与传统CMOS工艺的兼容性不是很高，需要增加额外的工艺步骤，有的存储机理还有待进一步研究，因此目前还不是很成熟。而对于第二种方案，采用氮化硅，非金属纳米晶，几乎与传统CMOS工艺完全兼容，甚至不需要增加额外的光刻模板，对于目前65nm以下的非易失性浮栅存储器领域，有着非常广阔的应用前景。

但是在第二种方案中，对于硅纳米晶浮栅存储器和氮化硅浮栅存储器都存在着电荷存储能力不足的问题，而采用硅纳米晶和氮化硅的复合结构可以提高浮栅的电荷存储能力。目前制作纳米晶的方法有多种，不同衬底上的纳米晶密度也不尽相同，但是氮化硅衬底的硅纳米晶密度较高，而且基于LPCVD的制作方法最为简单，可以一步形成，成本低廉，而且均匀性较高，可以用于大规模生产应用。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种复合存储介质浮栅存储器结构及其制作方法，以解决传统Flash技术节点可缩小化问题存在的不足，采用两种存储介质储存电荷，增大存储窗口，使浮栅存储电荷的可靠性增加，提高浮栅器件的保持特性。

(二)技术方案

为达到上述目的，本发明提供了一种复合存储介质浮栅存储器结构，该结构由下至上依次包括硅衬底、隧穿介质层、氮化硅、硅纳米晶、高温氧化物、多晶硅层和在硅衬底上刻蚀形成的栅和源/漏区，以及在二氧化硅层上刻蚀形成的侧墙。

上述方案中，所述隧穿介质层为二氧化硅，厚度小于或等于40埃。

上述方案中，所述氮化硅和硅纳米晶构成复合存储介质，氮化硅的厚度为3～4nm。

上述方案中，所述高温氧化物的厚度为7～12nm，所述多晶硅层的厚度为150～300nm。

本发明还提供了一种复合存储介质浮栅存储器结构的制作方法，该方法包括：

步骤1：在硅衬底上生长一层二氧化硅；

步骤2：在二氧化硅上生长一层氮化硅；

步骤3：对氮化硅表面进行预处理，然后在氮化硅表面淀积一层硅纳米晶；

步骤4：在硅纳米晶上淀积一层高温氧化物；

步骤5：在高温氧化物上淀积一层多晶硅，然后再一步刻蚀到硅衬底形成栅和源/漏区；

步骤6：采用高密度等离子体淀积一层二氧化硅，再各向异性刻蚀出侧墙；

步骤7：最后再做出源/漏区，引出电极。

上述方案中，步骤1中所述在硅衬底上生长一层二氧化硅采用热氧化方法实现，步骤2中所述在二氧化硅上生长一层氮化硅采用LPCVD方法实现，氮化硅的厚度为3～4nm。

上述方案中，步骤3中所述对氮化硅表面进行预处理采用稀释的氢氟酸，在氮化硅表面淀积一层硅纳米晶采用LPCVD方法实现，淀积硅纳米晶所用气体为硅烷。

上述方案中，步骤4中所述在硅纳米晶上淀积一层高温氧化物采用LPCVD方法实现，高温氧化物的厚度为7～12nm。

上述方案中，步骤5中所述在高温氧化物上淀积一层多晶硅采用LPCVD方法实现，多晶硅的厚度为150～300nm。

上述方案中，步骤6中所述淀积二氧化硅的厚度为400～600nm。

(三)有益效果

从上述技术方案可以看出，本发明具有以下有益效果：

1、利用本发明，可得到具有两种存储介质的浮栅结构，可以增大存储窗口。