[发明专利]基于多核技术的前馈神经网络硬件实现方法

说明书

技术领域

本发明涉及一种基于特定计算模型的计算机系统，特别涉及一种基于多核技术的前馈神经网络的硬件实现方法。

背景技术

目前，人工神经网络的应用方法主要是基于通用计算机的软件仿真，这种实现方法虽然具有应用灵活且不需要专用硬件等优点，但存在的主要问题是：因为通用计算机按指令顺序运行程序，因此，无法真正仿真生物神经网络高速、分布、并行计算的特性。而基于纯硬件的实现方法，如采用模拟电路、数字电路或混合电路的实现方法，只能仿真特定网络，且难以仿真神经网络的权值存储和结构自适应。另外，通过将已有微控制器，如DSP、单片机等进行组合，仿真神经网络的方法造价高、电路规模大，不能实现规模较大的神经网络仿真。

发明内容

本发明提供一种基于多核技术的前馈神经网络硬件实现方法，该方法不仅能实现对前馈神经网络高速、分布、并行特性最有效地仿真，而且造价低，电路规模小，能实现规模较大的前馈神经网络仿真。

本发明解决其技术问题所采用的技术方案是：使用Altera公司推出了NIOS II软核处理器在其FPGA开发系统中利用Quartus II软件创建多核处理器系统，其中处理器核的个数只受芯片规模的限制，每个处理器核都可以单独编程，且多个处理器核可以同时运行各自的程序。通过对单核进行程序设计，可仿真任何类型的神经元的特性；在网络学习过程中，各个单核并行计算输入输出量，并完成相应权值和阈值的调整；将各个单核的输入输出通过多端口存储器进行数据交换，仿真任意结构的前馈神经网络，实现神经网络高速、分布、并行计算的目的。

本发明的有益效果是，可以利用多核处理器系统建立前馈神经网络系统，实现神经网络高速、分布、并行计算的特性，系统造价低，结构简单，能够实现较大规模的前馈神经网络的仿真。

附图说明

图1是在FPGA系统中实现神经网络的结构示意图。

图2是NIOS II软核系统配置示意图。

图3是输入层NIOS II软核配置示意图。

图4是隐层NIOS II软核配置示意图。

图5是输出层NIOS II软核配置示意图。

图6是实现前馈神经网络的硬件设计图。

图7是主控核程序流程图。

图8是单神经元处理器核程序流程

图9是多核处理器系统程序流程图。

具体实施方式

如图1所示，用一个核作为主控核，主控核负责管理邻接表存储器空间。每个神经元都在邻接表存储器空间中对应一段固定的连续空间，其中，一部分是权值空间，用于存储自身权值，还有一部分是指令空间，用于存储主控核的指令。主控核根据网络结构要求，将每个神经元输入权值的存储地址以指令的方式存储在相应神经元的指令空间中，每个神经元只需根据该指令读取输入的权值进行计算即可，而不用关心网络结构。利用这一结构，也可以修改每个神经元计算时所使用的激励函数形式，从而形成更复杂的神经网络。