[发明专利]BiCMOS半导体结型可变电容及其制造方法有效
申请号: | 200910057632.0 | 申请日: | 2009-07-23 |
公开(公告)号: | CN101964365A | 公开(公告)日: | 2011-02-02 |
发明(设计)人: | 钱文生;刘冬华;胡君 | 申请(专利权)人: | 上海华虹NEC电子有限公司 |
主分类号: | H01L29/92 | 分类号: | H01L29/92;H01L29/737;H01L21/331 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 王函 |
地址: | 201206 上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | bicmos 半导体 可变电容 及其 制造 方法 | ||
技术领域
本发明涉及一种半导体器件,尤其涉及一种BiCMOS半导体结型可变电容;此外,本发明还涉及该BiCMOS半导体结型可变电容的制造工艺方法。
背景技术
可变电容是一种电容值可变的电子器件,它的值由加载在两端的电压或者电流来控制。可变电容的主要应用是在所谓的电压可控振荡器(VCO)。比如,电压控制振荡器应用在需要可变的频率的电路中,或者一个信号需要同步到一个参考信号上去。
目前许多可变电容已经被开除来,并且有的已经成功地应用在集成电路技术中。比如,CMOS和BiCMOS中的pn-二极管,肖特基二极管的可变电容的集成依赖于集成电路技术的能力。通常高射频应用需要集成这种器件,比如BiCMOS技术(双极CMOS,由双极型门电路和互补金属氧化物半导体门电路构成,将双极工艺和CMOS工艺兼容)。但在这种技术中,可变电容不是一种标准的器件。通常是建议用三极管的基极-集电极的结电容来用作可变电容。
一个器件用作可变电容,一般来说必须满足以下几个标准中的一个,甚至两个或者更多:(1)高度的可调性,通常3个数量级或者更高;(2)品质因子,即Q,必须高,通常20个数量级或者更高;(3)器件必须展现线性度。
许多以前已知的可变电容并不能符合上述要求。比如传统的基极-集电极结可变电容依赖于NPN三极管的基极-集电极杂质分布,但它并没有针对可变电容的可调性进行优化,或者线性度不好。又如传统的MOS可变电容可调性高,然而现在通常需要更高的可调性。
纵观上述传统可变电容的缺点,仍然持续地需要提供一种新的、改善过的既能满足上述要求又能整合到BiCMOS技术中的器件。
发明内容
本发明所要解决的技术问题是提供一种BiCMOS半导体结型可变电容,它具有高可调性、高线性度和高品质因子,易于集成到现有的BiCMOS工艺中去。为此还提供这种可变电容的制造方法。
为解决上述技术问题,本发明提供一种BiCMOS半导体结型可变电容,它包含以下部分:
(a)衬底材料,包含N型的集电极区,该集电极区叠加在同导电类型的次集电极区;相应的集电极区上有多个隔离区;
(b)N型穿通注入区,位于至少一对隔离区之间,并连接次集电极区;
(c)覆盖在衬底材料之上的锗硅外延层,它包含非本征基区,导电类型是P型;该锗硅外延层覆盖在不包括穿通注入区的区域;
(d)位于衬底上部的铟注入集电极区,位于非本征基区与次集电极区之间。
所述的隔离区是STI(浅沟槽隔离)或者LOCOS(选择性氧化)或其它隔离方式。
所述的铟注入集电极区没有和所述非本征基区直接接触。
所述铟注入集电极区与次集电极区之间有磷注入集电极区。
此外,本发明还提供上述BiCMOS半导体结型可变电容的制造方法,包括如下步骤:
步骤1,在衬底较低的部分形成次集电极区;
步骤2,在衬底的上部形成一系列的隔离区;
步骤3,通过铟注入在衬底上部形成集电极区;
步骤4,在至少一对隔离区之间形成穿通注入区,用于连接次集电极区;
步骤5,在集电极区上面形成锗硅外延层和非本征基区,该锗硅外延层不覆盖穿通注入区。
步骤1中通过注入磷离子形成次集电极区,其中磷的剂量是1E13到1E16,注入能量从250keV到300keV。在所述注入磷离子之后加一次退火来激活注入的离子,退火温度为950度到1020度,时间为10秒钟。
步骤2中所述的隔离区是STI或者LOCOS。
步骤3通过铟和磷注入在所述次集电极区上面依次叠加形成磷注入集电极区和铟注入集电极区,该磷注入集电极区位于该铟注入集电极区与该次集电极区之间。所述铟注入中铟的剂量为1E13到1E14,注入能量为30keV到100keV;所述磷注入中磷的剂量为1E12到1E13,注入能量为200keV。
和现有技术相比,本发明具有以下有益效果:本发明所展现的基于BiCMOS技术的新型基极-集电极准高突变结可变电容具有高可调性,高线性度和高品质因子等优点,这是传统的类似结型可变电容所不具备的。同时这种结型可变电容也与现有的BiCMOS技术相兼容,在提高器件性能的同时并未增加工艺的复杂性和额外的生产成本。
附图说明
图1是本发明步骤1完成后的结构示意图;
图2是本发明步骤2完成后的结构示意图;
图3是本发明步骤3完成后的结构示意图;
图4是本发明步骤4完成后的结构示意图;
图5是本发明步骤5完成后的结构示意图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910057632.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:改进的包装完整性指示封闭物
- 下一篇:冰箱
- 同类专利
- 专利分类