[发明专利]一种器件源漏区域的自对准金属硅化物形成方法

说明书

技术领域

本发明涉及半导体制造工艺方法，具体涉及一种新的金属硅化物制作区域选择方法，尤其涉及一种器件源漏区域的自对准金属硅化物形成方法。

背景技术

在一般的CMOS器件的自对准金属硅化物的制作过程中，源漏区域和栅极上的金属硅化物是一起形成的，而源漏区域和栅极上的金属硅化物是通过侧墙来分隔开的(见图1)。

而在一些高压器件中，由于在漏端需要加比较高的电压，因此栅极和漏端之间需要有一段距离来分压(见图2)，而且这个分压区域是不能有金属硅化物的，否则该器件的崩溃电压会非常低。而漏区注入和一般的金属硅化物形成是两个光刻层次，存在套刻精度的问题。因此如果要在这种器件中漏端制作金属硅化物，则器件尺寸就必须增大，会导致导通电阻增大；或者漏端就不制作金属硅化物，这样也增加接触电阻，导通电阻也会增大。

发明内容

本发明要解决的技术问题是提供一种器件源漏区域的自对准金属硅化物形成方法，其实现了在源漏区域制作和源漏区自对准的金属硅化物，降低了接触电阻，减小了器件的导通电阻。

为解决上述技术问题，本发明提供一种器件源漏区域的自对准金属硅化物形成方法，包括如下步骤：

(1)完成源漏注入前的制程，包含定义有源区、阱区注入、栅极形成、低掺杂漏区注入等制程；

(2)在步骤(1)已完成的硅片上淀积一层氧化层；

(3)进行源漏注入区域的光刻；

(4)源漏区域离子注入；

(5)刻蚀去掉源漏注入区域的氧化层；

(6)去掉光刻胶；

(7)在源漏注入区域制作和源漏区域自对准的金属硅化物。

步骤(2)中所述氧化层为100-2000埃。

和现有技术相比，本发明具有以下有益效果：实现了在源漏区域制作和源漏区域自对准的金属硅化物，降低了接触电阻，减小了器件的导通电阻。

附图说明

图1是现有普通CMOS器件的截面示意图；

图2是现有高压器件的截面示意图；

图3是本发明中步骤(1)完成后高压器件的截面图；

图4是本发明中步骤(2)完成后高压器件的截面图；

图5是本发明中步骤(3)完成后高压器件的截面图；

图6是本发明中步骤(4)完成后高压器件的截面图；

图7是本发明中步骤(5)完成后高压器件的截面图；

图8是本发明中步骤(6)完成后高压器件的截面图；

图9是本发明中步骤(7)完成后高压器件的截面图。

具体实施方式

下面结合附图和实施例对本发明作进一步详细的说明。

本发明利用制作器件源漏区域的光刻层次，制作和器件源漏区域自对准的金属硅化物，具体包括如下步骤：

(1)完成前端制程即源漏注入前的制程，包含定义有源区，阱区注入，栅极形成，低掺杂漏区注入等制程，形成如图3所示的结构。

(2)在前端制程已完成的硅片上淀积一层氧化层，如100-2000埃，见图4。

(3)进行源漏注入区域的光刻，涂光刻胶，然后曝光显影去除源漏注入区域的光刻胶，见图5。

(4)源漏区域离子注入，见图6。

(5)刻蚀去掉源漏注入区域的氧化层，见图7。

(6)去掉光刻胶，见图8。

(7)在源漏注入区域制作和源漏区域自对准的金属硅化物，见图9。