[发明专利]制造半导体集成电路的纳米晶硅结构的方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及制造半导体集成电路的纳米晶硅结构的方法。

背景技术

本发明针对用于制造半导体器件的集成电路及其工艺。更特别地，本发明提供一种用于在电介质材料膜上制造纳米尺寸硅材料的方法，以便制造半导体集成电路。但是应当知道到，本发明具有更加广泛的应用范围。也就是说，本发明能够应用于平板显示器、微机电系统(通常称为MEMS)、纳米器件等等。

集成电路已从在单个硅片上制作的少量互连器件发展到上百万个器件。传统的集成电路提供了远远超出最初想象的性能和复杂度。为了改善复杂度和电路密度(即在给定芯片面积上能够容纳的器件的数量)，最小器件特征尺寸(也称为器件“几何形状”)随着每一代集成电路而变得更小。

越来越大的电路密度不但改进了集成电路的复杂度和性能，而且还向用户提供了成本更低的部件。集成电路或芯片制作设施可能花费数亿美元甚至数十亿美元。每个制作设施具有特定的晶片吞吐量，在每个晶片上具有特定数量的集成电路。因此，通过使集成电路的各器件更小，可以在每个晶片上制作更多的器件，从而增加制作设施的输出。使器件更小极具挑战性，这是由于集成制作中使用的每个工艺都具有限制。也就是说，特定的工艺通常仅向下工作到特定的特征尺寸，然后需要改变工艺或器件布局。另外，由于器件需要越来越快的设计，所以特定传统工艺和材料存在工艺限制。

基于给定特征尺寸而具有限制的工艺的示例是形成用于动态随机存取存储器件的电容器结构的硅材料。通常形成这样的存储器件，用于具有90纳米或更小的设计准则的器件。通常形成硅材料，包括多晶硅，用于这些存储器件的电容器结构的电极。遗憾的是，使用传统技术往往难以形成高质量的纳米尺寸硅结构。也就是说，随着器件尺寸减小，制造这些电介质材料中的每个电介质材料的难度增大。在整个说明书中都能看到传统电介质结构的这些和其它限制，并且在下文中更具体。

根据以上所述内容，可见需要用于处理半导体器件的改进技术。

发明内容

根据本发明，提供了制造半导体器件的技术。更特别地，本发明提供一种用于在电介质材料膜上制造纳米晶硅结构的方法，以便制造半导体集成电路。但是应当知道到，本发明具有更加广泛的应用范围。也就是说，本发明能够应用于平板显示器、微机电系统(通常称为MEMS)、纳米器件等等。

在特定实施例中，本发明提供一种用制造集成电路器件的纳米晶硅结构的方法，所述集成电路器件例如为存储器、动态随机存取存储器、闪存、只读存储器、微处理器、数字信号处理器、专用集成电路。在特定实施例中，本发明包括提供包括表面区域的半导体衬底。根据特定实施例，该方法包括形成覆盖表面区域的绝缘层(例如，二氧化硅、氮化硅、氮氧化硅)。该方法包括形成预定厚度的覆盖绝缘层的非晶硅材料，该预定厚度小于20纳米。该方法包括使非晶硅材料经过热处理工艺，以促使从小于20纳米的厚度的非晶硅材料形成多个纳米晶硅结构。

在另一个特定实施例中，本发明提供一种制造集成电路器件的纳米晶硅结构的方法，所述集成电路器件例如为存储器、动态随机存取存储器、闪存、只读存储器、微处理器、数字信号处理器、专用集成电路。在特定实施例中，本发明包括形成包括表面区域的半导体衬底。根据特定实施例，该方法包括形成覆盖表面区域的绝缘层(例如，二氧化硅、氮化硅、氮氧化硅)，该绝缘层的特征在于高K介电常数。该方法包括形成预定厚度的覆盖绝缘层的非晶硅材料，该预定厚度小于20纳米。该方法包括使非晶硅材料经过热处理工艺，以促使从小于20纳米的厚度的非晶硅材料形成多个纳米晶硅结构。在优选实施例中，该方法包括在与形成非晶硅材料时，保持450～600摄氏度的温度。

相比传统技术，通过本发明可实现诸多益处。例如，本发明提供依赖传统技术的易用工艺。在有些实施例中，该方法能够在每个晶片裸片(die)数量方面提供更高的器件产量。另外，该方法提供一种与传统工艺技术兼容的工艺，而无需对传统设备和工艺进行实质性修改。优选地，根据特定实施例，本发明提供一种使用非晶硅材料和热处理来形成纳米尺寸晶体材料的方式。取决于实施例，可以实现这些益处中的一个或更多。这些和其它益处被更多地描述于整个说明书中，并且下面更加具体。

参照以下的具体描述和附图能够更加充分地理解本发明的各附加目的、特征和优点。

附图说明

图1是本发明形成纳米晶硅结构的具体实施方式流程图；

图2和图3示出本发明形成纳米晶硅结构的实施例示意图；

图4是本发明使用纳米晶硅结构形成电容器结构的具体实施方式流程图；