[发明专利]半导体器件的形成方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体器件的形成方法。

背景技术

随着集成电路的制作向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元件数量也越来越多，这种发展使得晶圆表面无法提供足够的面积来制作所需的互连线。

为了满足元件缩小后的互连线需求，两层及两层以上的多层金属互连线的设计成为超大规模集成电路技术所通常采用的一种方法。目前，不同金属层或者金属层与衬垫层的导通，是通过金属层与金属层之间或者金属层与衬垫层之间的介质层形成一开口，在开口内填入导电材料，形成接触孔结构来实现的。在申请号为200610030809.4的中国专利文件中能够发现更多的关于现有的接触孔的形成方案。

下面结合附图简单的介绍接触孔结构的形成过程。图1至图4为现有技术中接触孔填充方法的示意图。

如图1所示，提供衬底10，

如图2所示，在半导体衬底10上沉积一定厚度的层间介质层11，并利用光刻、刻蚀技术去除对应接触孔处的层间介质层11直至露出衬底表面，以形成沟槽开口12。

如图3所示，利用物理气相沉积(Physical Vapor Deposition，PVD)方法在沟槽开口12表面沉积阻挡层13；

如图4所示，在沟槽内填充金属层14。

随着集成电路的制作规模的进一步发展，金属层14的金属层材料主要用Cu，所述形成的金属层14会有应力，在后续的工艺中，会在金属层14表面形成多层覆盖层，并且在形成金属层14的后续步骤中会有多次高温工艺，所述金属层14表面会出现鼓包现象和缺陷现象，导致器件性能下降。

发明内容

本发明解决的问题是避免金属层表面出现鼓包现象和缺陷现象。

为解决上述问题，本发明提供了一种半导体器件的形成方法，包括：提供衬底；在所述衬底表面形成介质层；在所述介质层形成暴露衬底的通孔；在所述介质层表面形成填充所述通孔的金属层；对所述金属层进行热处理；在热处理后的金属层表面形成覆盖层。

与现有技术相比，本发明在形成金属层后，对所述金属层进行热处理，所述热处理温度为380摄氏度至420摄氏度，本发明能够使金属层的原子进行晶格的重新排列，降低金属层的缺陷数量，使得金属层退应力，避免金属层出现鼓包现象和缺陷现象，导致器件性能下降，本发明的热处理选择了合适的温度范围，不会影响器件性能。

附图说明

图1至图4是现有接触孔结构的形成过程示意图；

图5是本发明的半导体器件的形成方法的流程示意图；

图6至图12是本发明的半导体器件的形成方法的形成过程示意图。

具体实施方式

本发明的发明人经过大量的实验，发现形成在半导体衬底上的金属层与所述半导体衬底材料不匹配，通过现有技术形成的金属层通常会有张应力存在，而随着半导体工艺的进一步发展，所述金属层表面通常还会形成多层薄膜，使得所述金属层的应力进一步扩大，而且在形成金属层之后还会有多步的高温工艺，所述金属层与半导体衬底以及后续形成在金属层表面的薄膜热膨胀系数都不相同，在多步的高温工艺中，会在金属层表面出现鼓包现象和缺陷现象，导致器件性能下降。

为此，本发明提供了一种半导体器件的形成方法，图5是本发明的半导体器件的形成方法的流程示意图，具体包括如下步骤：

步骤S101，提供衬底；

步骤S102，在所述衬底表面形成介质层；

步骤S103，在所述介质层形成暴露衬底的通孔；

步骤S104，在所述介质层表面形成填充所述通孔的金属层；

步骤S105，对所述金属层进行热处理；

步骤S106，在热处理后的金属层表面形成覆盖层。

下面结合附图，对本发明的半导体结构的形成方法进行详细说明。

参考图6，提供衬底200。

所述衬底200可以为多层基片(例如，具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片(SOI)、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、图案化或未被图案化的基片。

参考图7，在所述衬底200表面形成介质层300。

所述介质层300的厚度为20纳米至5000纳米，所述介质层300用于对衬底上的导线与导线之间的隔离，具体所述介质层300可以是金属前介质层(Pre-Metal Dielectric，PMD)，也可以是层间介质层(Inter-Metal Dielectric，ILD)。