[发明专利]一种用于集成电路的自对准接触的方法和结构

说明书

技术领域

本发明涉及集成电路及其用于半导体器件制造的处理。更具体地，本发明提供形成用于高电压半导体集成电路器件的自对准接触的方法和系统。然而，应该认识到本发明具有更加广泛的可应用性。例如，本发明可以应用于各种其他的应用，诸如专用集成电路、微处理器和存储器件。

背景技术

在过去的几十年中，集成电路已经从制造在单个硅芯片上的少数的互连器件发展到数百万个器件。性能和复杂度已远远超过了当初的想象。为了实现复杂度和电路密度(即，能够被安置到给定芯片面积上的器件的数量)的提高，对于每一代集成电路，最小器件线宽的尺寸(也被称为器件“几何”)变得越来越小。现在正在制造具有小于四分之一微米的线宽的某些半导体器件。

不断增大的电路密度已不仅提高了集成电路的复杂度和性能，而且也为客户提供了更低成本的部件。传统的半导体制造工厂常常可能花费成百上千万，甚至十几亿美元来建造。每一制造企业具有以每月数万晶片起始物计的一定的生产量。每片晶片上也将会有一定数量的潜在芯片。通过制造越来越小的个体器件，半导体的给定面积中可以安置更多的器件，这样就可以增加制造企业的产量。要使器件更小总是很有挑战性的，因为每一种用于制造半导体器件的工艺都存在限制。那也就是说，一种给定的工艺通常只能加工到某一特定的线宽尺寸，于是不是工艺就是器件布局需要被改变。

运行制造企业的成本也已经急剧增长。如大家所知，许多在二十世纪七十年代和二十世纪八十年代运行的美国制造企业都不再存在了。这些制造企业中的很多在二十世纪八十年代迁到了日本，并且随后在二十世纪九十年代迁到了韩国和台湾。随着对于更低成本的制造企业的持续要求，中国现在已经成为对于建造制造企业的地理位置选择。许多公司已经宣布了在中国开设制造企业的计划。这样的公司包括但不限于摩托罗拉有限公司、也被称为TSMC的台湾台积电以及其他公司。虽然在中国可以稍微降低劳动力成本，但是随着对于更低成本硅的持续要求，仍然存在许多依然需要减少或者甚至消除的成本。

具有基于给定线宽尺寸的限制的工艺的示例是用于高电压半导体器件的接触结构的形成。这样的接触结构包括贯穿电介质材料的厚度到达高电压器件的有源区的开口。有源区通常是一个专用MOS晶体管的源/漏区域，专用MOS晶体管的是高压器件。然而，开口常常难以进行精确地对准，则导致对于专用MOS晶体管的电压击穿。在本说明书中，更具体地在下文中可以找到传统高电压半导体器件的这些和其他的限制。

从上面看出，用于处理半导体器件的改进技术是人们所需要的。

图3是传统高电压器件的简化图。我们发现了与传统的接触结构相关的某些缺陷。此类缺陷可见参考标号301、303和305所示。如图所示，我们对一个失效器件的区域302进行了剖开(俯视图)。横截面视图303也已经被图示了。此处，横截面视图图示了切入硅材料下面的一部分插塞。在图305中提供了SEM的图片，其示出了切入硅材料中的区域307。这样的区域导致潜在的可靠性和性能问题。参考标号309表示了另一个可选的视图，其示出了整洁的接触结构。

图5是传统的高电压器件的接触结构的简化的横截面视图。如图所示，插塞层没有停止，并且向下突入到半导体衬底的一部分中，导致缺陷。我们发现这样的缺陷是由先前的使用了未对准掩模的刻蚀过程导致的。如图所示，随后的刻蚀过程刻蚀贯穿了等离子体增强氧化物的一部分和切入了半导体衬底的一部分。

发明内容

根据本发明，提供了涉及集成电路及其用于半导体器件制造的处理的技术。更具体地，本发明提供形成用于高电压半导体集成电路器件的自对准接触的方法和系统。然而，应该认识到本发明具有更加广泛的可应用性。例如，本发明可以应用于各种其他的应用，诸如专用集成电路、微处理器和存储器件。