[发明专利]芯片级互连线缺陷分析方法

权利要求书

1.一种芯片级互连线缺陷分析方法，其特征在于包括如下步骤：

首先，分析芯片的gds设计图，确定每一根互连线对应的器件电极的性质，根据与不同电极连接的互连线能够被激发出的电子强度差异绘制标准互连线电压比较图；

其次，用扫描电子显微镜对待测芯片的互连线进行扫描，根据与不同电极连接的互连线被激发出的电子强度差异得到待比较互连线电压比较图；

两图相比，根据差异得出不良器件位置所在。

2.根据权利要求1所述的芯片级互连线缺陷分析方法，其特征在于：待分析的器件为由PMOS与NMOS构成的CMOS，所述绘制标准互连线电压比较图的方法为，黑色为背景，以芯片上特定的选定区域为图形轮廓，根据图形轮廓相对gds图的放大比例在图形轮廓上逐一定位互连线，画一个方框表示该互连线，根据该互连线所连接的电极的性质确定该方框内填充图案的明暗，且与PMOS的源或漏极、NMOS的源或漏极、栅极对应的填充颜色依次加深。

3.根据权利要求1所述的芯片级互连线缺陷分析方法，其特征在于：待比较互连线电压比较图所对应的芯片位置与标准互连线电压比较图所对应的芯片位置相同。

4.根据权利要求3所述的芯片级互连线缺陷分析方法，其特征在于：待比较互连线电压比较图与标准互连线电压比较图的放大比例相同。

5.根据权利要求3所述的芯片级互连线缺陷分析方法，其特征在于：绘制待比较互连线电压比较图之后，还包括对待比较互连线电压比较图或者标准互连线电压比较图进行灰度修正，直至二者灰度相同。