[发明专利]干法刻蚀连接孔的方法

说明书

技术领域

本发明涉及半导体元器件制造技术领域，特别涉及一种干法刻蚀连接孔的方法。

背景技术

目前，在半导体器件的后段(back-end-of-line，BEOL)工艺中，可根据不同需要在半导体衬底上生长多层金属互连层，每层金属互连层包括金属互连线和绝缘层，这就需要对上述绝缘层制造沟槽(trench)和连接孔，然后在上述沟槽和连接孔内沉积金属，沉积的金属即为金属互连线，一般选用铜作为金属互连线材料。绝缘层包括在半导体衬底上依次形成的刻蚀终止层，例如掺氮的碳化硅层；低介电常数(Low-K)绝缘材料层，例如含有硅、氧、碳、氢元素的类似氧化物(Oxide)的黑钻石(black diamond，BD)材料；还包括形成于Low-K绝缘材料层上的顶层(Cap layer)，例如由正硅酸乙酯(TEOS)形成的氧化硅层，即TEOS层。显然，半导体衬底上，还可以形成各种器件结构，例如形成在衬底上的有源区、隔离区，以及有源区中的晶体管的源/漏和栅极。

其中，连接孔作为多层金属层间互连以及器件有源区与外界电路之间连接的通道，在器件结构组成中具有重要的作用。连接孔分为接触孔和通孔。接触孔(contact)指硅芯片内的器件与第一金属层之间在硅表面的连接。通孔(via)指穿过各种介质层从某一金属层到毗邻的另一金属层之间形成电通路的开口。

图1为现有技术中对绝缘层制造连接孔的干法刻蚀方法的流程示意图，包括以下步骤：

步骤11、在Cap layer上涂布光阻(PR，Photo Resist)层；

步骤12、图案化所述PR层。

步骤13、依次对Cap layer和Low-K绝缘材料层进行刻蚀，在刻蚀终止层停止刻蚀，形成连接孔。该过程称之为主蚀刻(ME，Main Etch)过程。在现有的刻蚀工艺中，一般采用等离子体刻蚀的方法形成连接孔。

但是，在使用上述干法刻蚀工艺对绝缘层进行连接孔刻蚀时，由于顶层氧化硅层与Low-K绝缘材料层之间的蚀刻速率不同，从而使得在上述干蚀刻工艺中存在弓形轮廓(Bowing Profile)的问题。图2为现有技术中的顶层轮廓的效果示意图。如图2所示，顶层201与Low-K绝缘材料层202的连接处比较粗糙、弯曲，上述的弓形轮廓将导致有效区域减小，而且难于通过物理气相沉积(PVD)在连接孔200内表面形成阻挡层，例如钽/氮化钽层(Ta/TaN)的沉积(Barrier Depositon)和难于进行电化学电镀(Electrical Chemical Plating)，因此将对半导体元器件的电学性能带来不利的影响。

发明内容

有鉴于此，本发明解决的技术问题是：连接孔弓形轮廓的问题。

为解决上述技术问题，本发明的技术方案具体是这样实现的：

本发明公开了一种干法刻蚀连接孔的方法，用于对半导体器件的绝缘层进行刻蚀，形成连接孔，所述绝缘层包括在半导体衬底上依次形成的刻蚀终止层、低介电常数Low-K绝缘材料层和顶层Cap layer，该方法包括：

在所述Cap layer上涂布光阻层；

图案化所述光阻层；

以图案化的光阻层为掩膜，依次对所述Cap layer和Low-K绝缘材料层进行刻蚀，在刻蚀终止层停止刻蚀，形成连接孔；

对形成连接孔后暴露出的顶层进行表面处理surface treatment，在顶层与Low-K绝缘材料层的连接处形成平滑内侧壁。

所述表面处理采用刻蚀气体二氟甲烷CH₂F₂和稀释气体Dilute gas一氧化碳CO相结合，对所述顶层进行等离子体刻蚀。

所述CH₂F₂与CO的比例为1∶12～1∶17。

所述CH₂F₂流量为10～30标准立方厘米/分钟sccm。

所述对顶层进行表面处理在刻蚀反应腔内进行，所述刻蚀反应腔内的压力为100～200毫托。

所述对顶层进行表面处理在刻蚀反应腔内进行，所述刻蚀反应腔内使用的源功率为800～1500瓦。

所述对顶层进行表面处理在刻蚀反应腔内进行，所述刻蚀反应腔内使用的偏置功率为零。

对顶层进行表面处理的时间为5～15秒。