[发明专利]检测栅氧化层完整性的方法

说明书

技术领域

本发明涉及可靠性测试领域，特别涉及检测栅氧化层完整性的方法。

背景技术

可靠性测试作为评估半导体器件性能的一种手段，在半导体器件的制造过程中承担着重要的作用。一般来说，经过可靠性测试的半导体器件才会投入大规模的生产制造中。

栅氧化层完整性检测是业界较常采用的一种可靠性测试项目。通常使用斜坡电压(V-ramp)测试来对于半导体器件的栅氧化层完整性进行检测。通过斜坡电压测试可以反映被测半导体器件在斜坡电压应力下的击穿特性等，从而对检测半导体器件的栅氧化层完整性起到参考作用。在对斜坡电压测试的结果进行评估时，其评估标准就是：是否有足够的置信度显示，被测半导体器件的缺陷密度小于目标值D0。

为方便可靠性测试人员在对斜坡电压测试的结果进行评估时确定样本数，电子工程设计发展联合会议(JEDEC，Joint Electron Device EngineeringCouncil)在JEDEC/FSA Joint Publication(JP001.01，Feb 2004)中提供了一些指导原则。

图1所示是上述JEDEC的一种指导原则的摘录。参照图1所示，该指导原则规定如下：

1)至少从3个晶圆批次中挑选样本；

2)样本中应包括NMOS和PMOS的栅氧化层测试结构；

3)总共的测试面积至少10cm²。

在该指导原则中还进行了举例说明：在被测NMOS和PMOS的栅氧化层面积均为0.3mm²时，根据上述指导原则计算需进行斜坡电压测试的晶圆数为：

1000mm²/(2×35×0.3×3)＝16，其中2表示样本中包含NMOS和PMOS两种测试结构，35表示从每片晶圆中选取35个芯片进行测试，0.3为上述栅氧化层的面积，3表示3个晶圆批次。因此，从上述计算结果获得，完成该测试至少需要从每批次晶圆中选取16片晶圆，从每片晶圆中选取35个芯片作为样本进行测试。

根据上述指导原则可以得知，若对于任意一种测试结构，则总的测试面积至少为5cm²。则对于任意一种测试结构，进行所述斜坡电压测试的样本数N可根据下述公式获得：

N≥AtotalAtest=5Atest---(1)]]>

其中A_total指总共的测试面积，A_test指所检测的栅氧化层的面积。

例如，对于栅氧化层为0.3mm²的测试结构，根据上述公式可计算得到，其样本数应至少为1667个芯片。假定当前斜坡电压测试的缺陷密度的目标值D₀为1/cm²，若对于当前1667个芯片进行斜坡电压测试后发现有4个失效芯片，可计算得到当前被测芯片的缺陷密度为0.8/cm²，则可明显看到当前被测芯片的缺陷密度小于目标值D₀。根据该测试结果，则可认为当前被测芯片通过了斜坡电压测试。

然而，当应用单边置信界限(one side confidence limit)的方法对于上述举例的斜坡电压测试进行评估时，却会得到不同的测试结果。应用单边置信界限进行评估综合采用下述公式：

1-P_UCL＝exp(-D_UCL×A_test)                                (2)