[发明专利]一种用于可编程逻辑器件的增益单元eDRAM

说明书

技术领域

本发明属于嵌入式动态随机存储器(eDRAM)技术领域，具体涉及一种用于可编程逻辑器件的增益单元(Gain Cell)eDRAM。

背景技术

PLD是可编程逻辑器件(Programable Logic Device)的简称，FPGA是现场可编程门阵列(Field Programable Gate Array)的简称，两者的功能基本相同，只是实现原理略有不同，所以现有技术中，有时可以忽略这两者的区别，将PLD和FPGA统称为可编程逻辑器件。可编程逻辑器件能完成任何数字器件的功能，上至高性能CPU，下至简单的74电路，都可以用PLD来实现。可编程逻辑器件如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由的设计一个数字系统。通过软件仿真，可以事先验证设计的正确性。在PCB完成以后，还可以利用可编程逻辑器件的在线修改能力，随时修改设计而不必改动硬件电路。使用可编程逻辑器件来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。可编程逻辑器件的这些优点使得PLD技术在90年代以后得到飞速的发展，同时也大大推动了EDA软件和硬件描述语言(HDL)的进步。

PLD或FPGA可编程逻辑器件均包括多个MOS开关管和用于控制MOS开关管的存储器，现有技术中，首先，提出采用SRAM作为配置存储器，SRAM用于控制可编程逻辑器件的MOS开关管，其具有功耗低、速度快的特点。进一步，随着可编程逻辑器件的发展，要求其面积越来越小，因此提出了采用DRAM来代替SRAM、作为控制MOS开关管的存储器。

Xilinx公司提出的美国专利号为US6137714的美国专利中指出，用于控制MOS开关管的存储器DRAM采用寄生电容代替传统的电容器件，避免了电容器件的制造工艺相对可编程逻辑器件的制造工艺复杂的缺点，并进一步减少了存储器部分所占的面积。图1所示为现有技术的用于可编程逻辑器件的DRAM单元结构示意图。如图1所示，DRAM单元10包括MOS选通管110、寄生电容111，112为存储节点；MOS选通管110通过存储单元外部的字线140控制其导通或者关断，MOS选通管110的源端连接存储单元外部的位线130，字线140、位线130与外围存储控制电路模块150连接，通过字线140、位线130以及外围存储控制电路模块150控制DRAM单元10读写操作以及刷新操作；存储节点112反映寄生电容111的电荷存储情况，存储节点112与可编程逻辑器件的开关管120的栅极直接连接，因此可以通过DRAM单元10控制开关管120的导通与关断，例如，DRAM单元10存储“1”，开关管120导通，DRAM单元10存储“0”，开关管120关断；寄生电容111包括开关管120的栅电容、以及MOS选通管110与存储节点112连接的一端的有源区的电容。对于该DRAM单元10，在读或者写或保持的过程中，寄生电容111可以通过MOS选通管110的亚阈值漏电以及开关管120的栅漏电放电荷，尤其是在读操作过程中，可以通过导通的MOS选通管110释放电荷，因此其读操作过程是破坏性的，需要通过外围存储控制电路模块150不断对DRAM单元进行刷新操作。

图2所示为现有技术的又一用于可编程逻辑器件的DRAM单元结构示意图。如图2中所示，DRAM单元20包括MOS选通管210、寄生电容211、以及反相器213；212为存储节点，反映寄生电容211的存储电荷，存储节点212直接与反相器213的输入端连接，反相器213的输出端直接连接开关管120的栅极。同样，MOS选通管210通过存储单元外部的字线140控制其导通或者关断，MOS选通管110的源端连接存储单元外部的位线130，字线140、位线130与外围存储控制电路模块150连接，通过字线140、位线130以及外围存储控制电路模块150控制DRAM单元20读写操作以及刷新操作；在读或者写或保持的过程中，寄生电容211可以通过MOS选通管210的亚阈值漏电以及开关管120的栅漏电放电荷，尤其是在读操作过程中，可以通过导通的MOS选通管210释放电荷，因此其读操作过程是破坏性的，需要通过外围存储控制电路模块150不断对DRAM单元进行刷新操作。不同于图1所示的DRAM单元之处在于增加了用于隔离的反相器，这样存储节点212的电势的波动在一定程度上不会影响到开关管120的栅极的电势的变化，确保开关管120的状态稳定。