[发明专利]半导体封装体的堆叠构造

说明书

【技术领域】

本发明是有关于一种半导体封装体的堆叠构造，特别是有关于一种可有效降低整体堆叠高度的半导体封装体的堆叠构造。

【背景技术】

现今，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型式的封装构造，其中各种不同的系统封装(system in package，SIP)设计概念常用于架构高密度封装构造。一般而言，系统封装可分为多芯片模块(multi chip module，MCM)、封装体上堆叠封装体(package on package，POP)及封装体内堆叠封装体(package in package，PIP)等。所述多芯片模块(MCM)是指在同一基板上布设数个芯片，在设置芯片后，再利用同一封装胶体包埋所有芯片，且依芯片排列方式又可将其细分为堆叠芯片(stacked die)封装或并列芯片(side-by-side)封装。再者，所述封装体上堆叠封装体(POP)的构造是指先完成一具有基板的第一封装体，接着再于第一封装体的封装胶体上表面堆叠另一完整的第二封装体，第二封装体会透过适当的转接元件电性连接至第一封装体的基板上，因而成为一复合封装构造。相较之下，所述封装体内堆叠封装体(PIP)的构造则是更进一步利用另一封装胶体将第二封装体、转接元件及第一封装体的原封装胶体等一起包埋固定在第一封装体的基板上，因而成为一复合封装构造。

举例来说，请参照图1所示，其揭示一种现有封装体上堆叠封装体(POP)的组合构造，其包含一第一封装体11、一第二封装体12及一转接电路板13，其中所述第一封装体11及第二封装体12皆属于球栅阵列封装构造(ball gridarray，BGA)。所述第一封装体11的上表面承载一第一芯片111，并具有一第一封装胶体112包覆所述第一芯片111，所述第一封装体11的下表面则结合数个锡球113。所述第二封装体12的上表面承载一个或多个第二芯片121，并具有一第二封装胶体122包覆所述第二芯片121。所述转接电路板13是一环状电路板，其下表面及上表面分别结合数个第一转接金属球131及数个第二转接金属球132。在堆叠时，利用所述转接电路板13的第一及第二转接金属球131、132即可间接电性连接所述第一及第二封装体11、12，如此即可构成一封装体上堆叠封装体(POP)的组合构造。

如图1所示，由于所述第一封装胶体112具有相当高度，而所述第一及第二转接金属球131、132又无法制造成具足够高度的尺寸，因此必需利用所述转接电路板13才能转接结合所述第一及第二封装体11、12。虽然现有封装体上堆叠封装体的组合构造能达到高密度封装的效果，但是却不利于降低堆叠组装后的整体堆叠高度，也就是无法提供体积小型化的优点，不利于应用于行动电话等小型化电子产品的领域。再者，使用所述转接电路板13也会相对增加堆叠时的组装材料成本。另外，在组装时，所述第一及第二转接金属球131、132必需分别与所述第一及第二封装体11、12进行2次对位组装，相对也提高组装所需的时间与复杂度，而且会增加因组装对位失败而造成的良品率(yield)下降的风险。

故，有必要提供一种半导体封装体的堆叠构造，以解决现有技术所存在的问题。

【发明内容】

本发明的主要目的在于提供一种半导体封装体的堆叠构造，其中由基板提供凹穴容纳芯片，以减少芯片及封装胶体造成的突起高度，进而使得封装体与另一封装体在堆叠组装时，可直接利用小尺寸转接金属球来达成转接目的，因此有利于降低整体堆叠高度、降低堆叠组装成本、简化堆叠组装流程及提高堆叠组装的良品率。

本发明的次要目的在于提供一种半导体封装体的堆叠构造，其中由基板提供凹穴容纳芯片，且凹穴的内壁面可以设置散热镀层，因此有利于提高堆叠构造的散热效率及电磁遮蔽(EMI shielding)效率。

本发明的另一目的在于提供一种半导体封装体的堆叠构造，其中由基板提供凹穴容纳芯片，以降低芯片及封装胶体造成的高度，并将省下的高度空间用于设置散热片或散热镀膜，因此有利于提高堆叠构造的散热效率及电磁遮蔽(EMI shielding)效率。