[发明专利]一种肖特基势垒二极管及其制备方法

说明书

技术领域

本发明属于二极管及其制备的技术领域，特别是涉及一种肖特基势垒二极管及其制备方法。

背景技术

肖特基势垒二极管(Schottky Barrier Diode，SBD)广泛用于直流-直流转换器(DC-DC converter)、电压调节器(Voltage Regulator Module VRM)、电信传输/伺服器(Telecom/Server)、交流电源适配器(Adaptor)及充电器(Charger)等。说明书附图1为肖特基势垒二极管的结构示意图，如图所示，该肖特基势垒二极管的制备方法是在硅外延片上淀积势垒金属，或形成金属硅化物形成势垒层，在其上生长接触金属作为引线，高压产品一般再扩散保护环。

日本三洋电机株式会社申请的(专利号为02127232.8)发明专利公开了一种肖特基势垒二极管的制造方法，在基板表面上层积InGaP层，蒸镀Pt/Ti/Pt/Au之后，利用热处理将Pt埋入InGaP层，与GaAs界面形成肖特基结，得到了一种不需复杂的蚀刻控制、再现性好且稳定的肖特基势垒二极管。专利号为200610030635.1的发明公开了一种肖特基势垒二极管结构，以金属和N阱形成的肖特基结为正极，肖特基结通过接触孔与金属正极板相连；以N型半导体为负极，在肖特基结上设置多个彼此分离的P+区域，任意两个P+区域之间的间距满足如下条件：在反向偏压时，P+/N阱结耗尽区彼此相连。本发明与传统结构相比，正向压降低，反向击穿电压和泄漏电流都由PN结二极管决定，软击穿特性和高的反向泄漏电流都有很好的改善。

在所有这些应用中，肖特基势垒二极管需要保证低正向压降，以保证低功率消耗。为了降低正向压降，现已有三种方法被广泛应用，一为增加肖特基势垒二极管的芯片尺寸，即增大面积，使在给定电流条件下正向压降降低，但此方法大大增加了成本；第二种方法为使用低势垒高度的金属，但这将使器件增加漏电流，降低了反向电压和高温特性，同时增加生产管理的复杂性；第三种为在硅外延片表面挖槽(trench)，增加接触面积，此种方法工艺复杂，设备要求高。

发明内容

本发明的主要目的为提供一种肖特基势垒二极管及其制备方法，此方法不用改变金属，只是在金属和硅片之间用化学方式生长一层薄氧化层，使硅化物势垒高度降低，节约成本，并可达到良好的低压降效果。

典型的功率肖特基势垒二极管的截面图如说明书附图1所示，1为金属，2为MSi_x金属硅化物，在重掺杂硅单晶上生长中等掺杂浓度的薄外延层，在外延层上淀积金属形成肖特基势垒，为了克服边缘效应提高反向耐压，通常用金属场板或/和扩散保护环结构。

根据肖特基理论，正向导通时功率肖特基的正向压降(V_F)为：

V_F＝Ф_B+KT/q*Ln(J_F/AT²)+J_F(ρ_e/d_e+ρ_s/d_s)

其中：Ф_B为势垒高度，J_F为正向导通电流，ρ_e，d_e分别为外延层电阻率和厚度，ρ_s，d_s分别为衬底电阻率和厚度，通常可忽略。

从上式可知，正向压降与势垒高度和温度有密切关系，在给定温度下，势垒高度较高的肖特基二极管，其正向压降较大，同样要获得低的正向压降，降低势垒高度是一重要途径。

改变金属的势垒高度通常的方法是改变金属，如Pt势垒高度0.9v，Cr势垒高度0.6v，Ti势垒高度0.52v，CrSi₂势垒高度0.59v等。通常做法在外延片上光刻腐蚀出引线孔，用HF酸或其他腐蚀剂将引线孔区完全裸漏出来，不能留有任何氧化层，溅射或蒸发金属，然后合金形成硅化物，作为势垒层。其特点是完全不能留有氧化层，因为有厚氧化层，则无法进行硅化物形成，形成的是MIS结构，而不是肖特基特性。

本发明的肖特基势垒二极管，该二极管的结构为：以N型半导体为基片，在上面形成N-外延层，阳极为(阻档层)金属M材料。

所述的金属M为Cr或Ni/Cr合金。

所述的肖特基势垒二极管是一低正向压降肖特基势垒二极管，是应用于一电子电路中。

所述的电子电路为直流-直流转换器、电压稳流器组件、电信传输/伺服器、连接器，以及充电器之一。