[发明专利]N型金属氧化物半导体器件及其制作方法

说明书

技术领域

本发明涉及半导体领域，尤其涉及N型金属氧化物半导体(NMOS，N-Mental-Oxide-Semiconductor)器件及其制作方法。

背景技术

随着半导体器件关键尺寸的降低，集成电路集成度及复杂度随之增加，集成电路中静电释放(ESD，Electro-Static discharge)保护电路的设计难度也日益增加，其中ESD保护电路用于防止集成电路受到大电流的冲击而损坏。目前业界常用多晶硅栅(Poly)很长的NMOS作为ESD保护器件构成ESD保护电路。

图1为现有作为ESD保护器件的NMOS部分结构示意图，结合该图可知，由于该NMOS 10的Poly很长，因此基于节约其所在集成电路的面积等考虑，目前在制作该NMOS 10时，通常是制作多个Poly较短的子NMOS 11，然后将所述多个子NMOS 11的Poly 12连接起来(连接未示出)，从而制作出所述Poly很长的NMOS 10。通常情况下，各个Poly 12的长度相等。

但在采用上述NMOS器件作为ESD保护器件时，发现至少存在如下缺陷：由于为实现ESD保护，NMOS 10中各个子NMOS 11漏极(drain)15上接触孔(Drain Contact)与Poly 12的距离d通常设计得较大，常大于有源区13与P型衬底14之间的距离a，即a＜d，因此在该NMOS 10作为ESD保护器件而有大电流冲击drain 15时，将可能使得drain 15与p型衬底14之间有电流形成，导致该NMOS 10失效的问题。

发明内容

本发明解决的问题是提供NMOS器件及其制作方法，以提高NMOS作为ESD保护器件的有效性。

本发明实施例提出了NMOS器件，该NMOS用作ESD保护器件，包含漏极，且位于有源区，所述有源区包含于P型衬底内；在所述P型衬底内，还设置有环绕所述有源区的N型隔离墙。

可选的，所述隔离墙的俯视图为矩形或正方形，且所述隔离墙俯视图的各边分别与有源区俯视图的各边平行；

可选的，所述隔离墙与该NMOS漏极连接；

可选的，所述隔离墙及漏极连接的连接结构为：隔离墙及漏极上分别设置有接触孔，且两者的接触孔通过金属线连接；

本发明实施例还提出了NMOS器件制作方法，所述NMOS用作ESD保护器件，包含有漏极，且位于有源区，所述有源区包含于P型衬底内；包括步骤：在所述P型衬底内，制作环绕所述有源区的N型隔离墙。

可选的，制作的N型隔离墙的俯视图为矩形或正方形，且隔离墙俯视图的各边分别与有源区俯视图的各边平行

可选的，该NMOS器件制作方法还包括将所述隔离墙连接至该NMOS漏极的步骤；

可选的，所述连接，具体包括：在所述隔离墙及漏极上分别制作接触孔；及用金属线将隔离墙上的接触孔连接至漏极上的接触孔。

本发明实施例通过在有源区与P型衬底间设置有N型隔离墙，防止有源区内NMOS器件的漏极与P型衬底间有电流形成，从而避免了现有技术中很可能形成所述电流导致NMOS 10失效的问题，提高了NMOS 10作为ESD保护器件的有效性。

本发明实施例还提出可以将该NMOS的漏极与N型隔离墙连接起来，则当NMOS作为ESD保护器件其漏极受到大电流冲击时，大电流能够分散至N型隔离墙，由于该N型隔离墙围绕该NMOS所在的整个有源区，因此能够提高构成该NMOS的各个子NMOS上电流的均匀性，降低工艺偏差导致的各个子NMOS流动的电流不均匀而容易使得各个子NMOS的栅极容易在有源区边缘处发生断裂，即NMOS能够承受的最高电压值要低于设计时的预期值而提前失效的可能性，提高了该NMOS作为ESD保护器件保护需要进行电压/电流保护的电路的能力。

附图说明

图1为现有作为ESD保护器件的NMOS部分版图示意图；

图2为本发明实施例提出的NMOS的部分结构示意图；

图3为本发明实施例提出的NMOS制作方法的流程图；

图4A～4E为本发明实施例中制作的NMOS的部分俯视图。

具体实施方式