[发明专利]基于现场可编程门阵列的多路并行数据采集系统

说明书

技术领域

本发明涉及数据采集，特别是一种基于现场可编程门阵列(Field ProgrammableGate Array，简称为FPGA)的多路并行数据采集系统。

背景技术

在激光多普勒测声系统中，发射一束激光到空气与水的界面上，检测所得的信号经过速度解调和频率检波即可实现由水界面的振动频率测量获知水下声场的发射频率，所得信号再通过光电转换，得到携带相位信息的电信号，然后通过数据采集系统实现水下目标与水上平台的通信。

由于水面的波动和波浪的扰动，激光探测信号很多时候不能到达接收系统，为了能让激光探测信号尽可能多的返回到达接收望远镜系统，采用了阵列探测的方法；该方法要求水上平台的数据采集系统能够实时采集和处理多路探测信号。数据采集卡在各个领域得到广泛应用，但是现有的各种数据采集卡产品，不能同时满足多路并行、高速、高精度的要求，这不仅仅因为模数转换器(Analog to DigitalConverters，简称为ADC)方面的制约因素，同时也有成本的因素和处理器的因素。在解决多路同步采集方案中，传统的设计方法是基于FPGA+数字信号处理器(Digital Signal Processing，简称为DSP)。图一描述了一种基于FPGA和DSP的并行多路数据采集系统(参见王文武，曹治国等.基于FPGA和DSP的并行数据采集系统的设计[J].微计算机信息，2004，20(11)：68，69，36)。多路模拟信号通过阻抗匹配电路11后，由FPGA13控制ADC转换电路12把模拟信号转换为数字信号，转换后的数据经过缓冲后，由DSP14通过数据总线读取数据并进行相应处理，处理后的数据送到上位机15显示。该系统采用FPGA实现控制，用DSP实现信号处理，这不仅使得系统需要同时采用FPGA和DSP，同时系统传输速率受FPGA电路板和DSP电路板之间连接的影响。采用随机存取存储器(Random Access Memory，简称为RAM)作为数据存储介质，而FPGA的内部RAM资源很有限，这就限制了数据传输速率。在系统扩展的时候，由于DSP上的资源不能够随意改变使得系统的调整和扩展受到一定的限制。

发明内容

本发明的目的就是要克服上述数据采集系统的不足，提供一种基于现场可编程门阵列的多路并行数据采集系统，本发明应有效地解决ADC转换和处理过程中对CPU资源长期占用的矛盾，具有结构简单、数据的快速读取和存储的特点。

本发明的技术解决方案如下：

一种基于现场可编程门阵列的多路并行数据采集系统，该系统的构成由模拟调理模块、ADC模块、电源模块、按键、通用串行总线(Universal Serial BUS，简称为USB)，FPGA芯片、联合测试调试接口(Joint Test Action Group，简称为JTAG)、增强型串行配置器件(Enhanced Configuration Devices Serial，简称为EPCS)、同步动态随机存储器(Synchronous Dynamic Random Access Memory，简称为SDRAM存储器)、静态随机存储器(Static Random Access Memory，简称为SRAM存储器)、Flash存储器和上位机构成；所述的FPGA芯片的内部组成包括：NiosII处理器、Avalon总线、按键控制核、JTAG控制核、EPCS控制核、SDRAM控制核、三态总线、USB控制核、DMA控制核、ADC控制模块，所述的USB实现FPGA芯片与上位机之间的通信；所述的外围设备SDRAM存储器、JTAG、EPCS分别通过各自的控制核连接到FPGA芯片内部的Avalon总线上，SRAM存储器、Flash存储器通过三态总线连接到Avalon总线上；所述的电源模块为上述所有的设备提供电源；所述的按键启动本系统进入工作状态，需要采集的模拟信号经过所述的模拟调理模块，调节模拟信号的电压幅度至ADC模块接受的范围内，调理后的模拟信号经ADC模块转换为并行的16位数字信号，进入FPGA芯片，通过FPGA芯片内的DMA控制核把数据直接存储到所述的SDRAM中，SDRAM中的数据经过FPGA芯片处理后，通过USB传输至所述的上位机显示。

所述的模拟调理模块由64个相同的子调理电路组成。

所述的ADC模块由8片16位的ADC芯片构成，每片ADC芯片可实现8路16位数据同步采集和转换，所述的ADC控制模块由8个ADC控制核构成，每个控制核用于驱动一片ADC芯片，所述的DMA控制模块相应的由8个DMA控制核构成。

所述的USB为最高传输速率可达480Mbps的USB2.0。