[发明专利]基于现场可编程门阵列的多路并行数据采集系统

权利要求书

1、一种基于现场可编程门阵列的多路并行数据采集系统，特征在于该系统由模拟调理模块(21)、ADC模块(22)、电源模块(24)、按键(25)、USB(211)，FPGA芯片(23)、JTAG(26)、EPCS(27)、SDRAM存储器(28)、SRAM存储器(29)、Flash存储器(210)和上位机(212)构成；所述的FPGA芯片的内部组成包括：NiosII处理器(231)、Avalon总线(232)、按键控制核(233)、JTAG控制核(234)、EPCS控制核(235)、SDRAM控制核(236)、三态总线(237)、USB控制核(238)、DMA控制模块(2310)、ADC控制模块(2311)，所述的USB(211)实现FPGA芯片(23)与上位机(212)之间的通信；所述的外围设备SDRAM存储器(28)、JTAG(26)、EPCS(27)分别通过各自的控制核连接到FPGA芯片(23)内部的Avalon总线上，SRAM存储器(29)、Flash存储器(210)通过三态总线(237)连接到Avalon总线上；所述的电源模块(24)为上述所有的设备提供电源；所述的按键(25)启动本系统进入工作状态，需要采集的模拟信号经过所述的模拟调理模块(21)，调节模拟信号的电压幅度至ADC模块(22)接受的范围内，调理后的模拟信号经ADC模块(22)转换为并行的16位数字信号，进入FPGA芯片(23)，通过FPGA芯片内的DMA控制核把数据直接存储到所述的SDRAM存储器(28)中，SDRAM存储器(28)中的数据经过FPGA芯片(23)处理后，通过USB(211)传输至所述的上位机(212)显示。

2、根据权利要求1所述的多路并行数据采集系统，其特征在于所述的模拟调理模块(21)由64个相同的子调理电路组成。

3、根据权利要求1所述的多路并行数据采集系统，其特征在于所述的ADC模块(22)由8片16位的ADC芯片构成，每片ADC芯片可实现8路16位数据同步采集和转换，ADC控制模块(2311)由8个ADC控制核构成，每个控制核用于驱动一片ADC芯片，所述的DMA控制模块(2310)相应的由8个DMA控制核构成。

4、根据权利要求1所述的多路并行数据采集系统，其特征在于所述的USB(211)为最高传输速率可达480Mbps的USB2.0。

5、根据权利要求1所述的多路并行数据采集系统，其特征在于系统中的电路板采用底层版和核心板的结构，所述的底层版集成所述的模拟调理模块(21)、ADC模块(22)、电源模块(24)、按键(25)、USB(211)；所述的核心板集成FPGA芯片(23)、JTAG(26)、EPCS(27)、SDRAM存储器(28)、SRAM存储器(29)、Flash存储器(210)；所述的底层版与核心板之间通过三排插座和插针互相连接在一起。