[发明专利]驱动装置、移位装置、缓冲器、移位寄存器及驱动方法有效
申请号: | 200910048364.6 | 申请日: | 2009-03-23 |
公开(公告)号: | CN101847374A | 公开(公告)日: | 2010-09-29 |
发明(设计)人: | 郑泰宝;陈飞 | 申请(专利权)人: | 上海天马微电子有限公司 |
主分类号: | G09G3/36 | 分类号: | G09G3/36 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 李丽 |
地址: | 201201 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 驱动 装置 移位 缓冲器 移位寄存器 方法 | ||
技术领域
本发明涉及半导体制造技术领域,特别涉及驱动装置、移位装置、移位寄存器、缓冲器、液晶显示器以及驱动方法。
背景技术
液晶显示器(Liquid Crystal Display,LCD)具备轻薄、节能、无辐射等诸多优点,因此已经逐渐取代传统的阴极射线管(CRT)显示器。目前液晶显示器广泛应用于高清晰数字电视、台式计算机、个人数字助理(PDA)、笔记本电脑、移动电话、数码相机等电子设备中。
液晶显示器(LCD)一般由液晶显示面板及其外部的驱动电路组成。图1是按照现有技术的一种液晶显示器的等效电路示意图。如图1所示,液晶显示器包括液晶显示面板10、数据驱动装置20和栅极驱动装置30。液晶显示面板10具有上下两个玻璃基板,在两个玻璃基板之间具有液晶。数据线21和栅极线31设置在液晶显示面板10的下玻璃基板上。其中,液晶显示面板10还包括按矩阵布置的i行xj列个像素单元11,驱动装置30与i条栅极线31电连接,数据驱动装置20与j条数据线21电连接,数据线21和栅极线31交叉布置,像素单元11在每一交叉点上设置一个TFT(薄膜晶体管,thin-film-transistor)12。同一行TFT12的栅极连接到同一栅极线31上,TFT12响应来自栅极线31的扫描脉冲。1级移位部分和1级缓冲部分组成的1级移位模块,驱动装置30包括多级移位模块,每一行栅极线31对应驱动装置30的1级移位模块的输出,移位模块用来依次移位每一水平周期的起始脉冲,产生一扫描脉冲,然后输出给像素单元11中TFT12的栅极,将对应的TFT12打开,数据驱动装置20用来通过数据线21将电压输入给和TFT12相连的电容。
图2所示为一种现有的栅极驱动装置30的结构示意图,其中采用了非晶硅制作栅极驱动装置30。非晶硅栅极驱动装置30通常由多级移位模块串联,每一级移位模块都需要将下一级移位模块的缓冲部分输出的驱动数据反馈给上一级的移位部分才能工作,如果某一级移位模块的缓冲部分发生问题,整个移位模块的输出都会有错误。例如图2所示的第1级移位模块接收第2级移位模块输出的移位数据,并且输出该级的驱动数据Gate(1);第2级移位模块接收第3级移位模块输出的移位数据,并且输出该级的驱动数据Gate(2);第3级移位模块接收第4级移位模块输出的移位数据,并且输出该级的驱动数据Gate(3);第n-1级移位模块接收第n级移位模块输出的移位数据,并且输出该级的驱动数据Gate(n-1)。
从上述分析中可知,现有技术中的液晶显示器的栅极驱动装置的移位数据在各级移位模块之间双向传递,每一级移位模块的输出驱动数据的正确性都依赖于下一级移位模块输出的驱动数据的正确性,如果其中一级的缓冲部分出错就导致整个移位模块的输出出错,因此现有的栅极驱动装置的正确率较差。
发明内容
本发明的目的是提供驱动装置、移位装置、移位寄存器、缓冲器、液晶显示器以及驱动方法,提高了驱动装置输出的正确率。
为了解决上述问题本,发明提供了一种驱动装置,包括:
移位单元,所述移位单元包括至少两级串联的移位寄存器,第n级的所述移位寄存器根据第n级移位时钟信号、第n-1级移位数据、以及第n-1级移位数据的反相位数据,输出第n级移位数据和第n级移位数据的反相位数据;
缓冲单元,所述缓冲单元包括至少两级缓冲器,所述缓冲器与所述移位寄存器相连,输出驱动信号,其中,n为自然数。
优选的,第n级移位寄存器连接第n级所述缓冲器,所述第n级缓冲器输出第n级驱动信号。
优选的,所述移位寄存器,用于对移位数据和移位数据的反相位数据分别进行移位,包括:
开关单元,与所述移位数据和移位数据的反相位数据,以及移位时钟信号连接,用于控制所述移位寄存器的开启与关闭;
高电平输出单元,与高电平和所述开关单元连接,根据开关单元输出的信号使所述移位寄存器输出高电平;
低电平输出单元,与低电平和所述开关单元连接,根据开关单元输出的信号使所述移位寄存器输出低电平。
优选的,所述开关单元的结构是对称结构,所述对称结构是由对称的第一开关单元和第二开关单元组成的;所述第一开关单元的第一输入端与所述移位数据连接,所述第一开关单元的第二输入端与所述时钟信号连接;所述第二开关单元的第一输入端与所述移位数据的反相位数据连接,所述第二开关单元的第二输入端与所述时钟信号连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海天马微电子有限公司,未经上海天马微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910048364.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:DDR接口中的FPGA设备的读、写操作方法及设备
- 下一篇:插入磁吸式广告箱