[发明专利]驱动装置、移位装置、缓冲器、移位寄存器及驱动方法

权利要求书

1.一种驱动装置，其特征在于，包括：

移位单元，所述移位单元包括至少两级串联的移位寄存器，第n级的所述移位寄存器根据第n级移位时钟信号、第n-1级移位数据、以及第n-1级移位数据的反相位数据，输出第n级移位数据和第n级移位数据的反相位数据；

缓冲单元，所述缓冲单元包括至少两级缓冲器，所述缓冲器与所述移位寄存器相连，输出驱动信号，其中，n为自然数。

2.根据权利要求1所述的驱动装置，其特征在于，第n级移位寄存器连接第n级所述缓冲器，所述第n级缓冲器输出第n级驱动信号。

3.根据权利要求2所述的驱动装置，其特征在于，所述移位寄存器，用于对移位数据和移位数据的反相位数据分别进行移位，包括：

开关单元，与所述移位数据和移位数据的反相位数据，以及移位时钟信号连接，用于控制所述移位寄存器的开启与关闭；

高电平输出单元，与高电平和所述开关单元连接，根据开关单元输出的信号使所述移位寄存器输出高电平；

低电平输出单元，与低电平和所述开关单元连接，根据开关单元输出的信号使所述移位寄存器输出低电平。

4.根据权利要求3所述的驱动装置，其特征在于，所述开关单元的结构是对称结构，所述对称结构是由对称的第一开关单元和第二开关单元组成的；所述第一开关单元的第一输入端与所述移位数据连接，所述第一开关单元的第二输入端与所述时钟信号连接；所述第二开关单元的第一输入端与所述移位数据的反相位数据连接，所述第二开关单元的第二输入端与所述时钟信号连接。

5.根据权利要求4所述的驱动装置，其特征在于，所述高电平输出单元的结构是对称结构，所述对称结构是由对称的第一高电平输出单元和第二高电平输出单元组成的，所述第一高电平输出单元的输入端和所述第二高电平输出单元的输入端均连接高电平，所述第一高电平输出单元的输出端与移位寄存器的第一输出端连接，所述第二高电平输出单元的输出端与移位寄存器的第二输出端连接。

6.根据权利要求5所述的驱动装置，其特征在于，所述低电平输出单元的结构是对称结构，所述对称结构是由对称的第一低电平输出单元和第二低电平输出单元组成的，所述第一低电平输出单元的输入端和所述第二低电平输出单元的输入端均连接低电平，所述第一低电平输出单元的输出端与移位寄存器的第一输出端连接，所述第二低电平输出单元的输出端与移位寄存器的第二输出端连接。

7.根据权利要求6所述的驱动装置，其特征在于，所述第一开关单元为第一晶体管，所述第二开关单元为第二晶体管，所述第一高电平输出单元为第三晶体管，所述第二高电平输出单元为第四晶体管，所述第一低电平输出单元为第五晶体管，所述第二低电平输出单元为第六晶体管。

8.根据权利要求7所述的驱动装置，其特征在于，

所述移位单元中的第n级移位寄存器包括复数个晶体管，其中，第一晶体管的源极输入第n-1级移位数据，第一晶体管的栅极输入第n级移位时钟信号，第一晶体管的漏极和第三晶体管的栅极耦接；第二晶体管的源极输入第n-1级移位数据的反相位数据，第二晶体管的栅极输入第n级移位时钟信号，第二晶体管的漏极和第四晶体管的栅极耦接；第三晶体管和第四晶体管的源极输入高电平，第三晶体管的漏极耦接第n级移位寄存器的第一输出端，第四晶体管的漏极耦接第n级移位寄存器的第二输出端；第五晶体管的栅极耦接第二晶体管的漏极，第五晶体管的漏极耦接第三晶体管的漏极，第五晶体管的源极输入低电平；第六晶体管的栅极耦接第一晶体管的漏极，第六晶体管的漏极耦接第四晶体管的漏极，第六晶体管的源极输入低电平。

9.根据权利要求8所述的驱动装置，其特征在于，所述的缓冲器，包括：

上拉单元，与缓冲时钟信号和所述缓冲器的输出端连接，根据缓冲时钟信号使所述缓冲器输出高电平；

下拉单元，所述下拉单元包括第一下拉单元，第二下拉单元，以及控制第一下拉单元开启与关闭的开关单元，根据缓冲时钟信号使所述缓冲器输出低电平。

10.根据权利要求9所述的驱动装置，其特征在于，所述上拉单元为上拉晶体管，所述第一下拉单元为第一下拉晶体管，所述第二下拉单元为第二下拉晶体管，所述控制第一下拉单元开启与关闭的开关单元为开关晶体管。