[发明专利]源漏极离子注入的方法

说明书

技术领域

本发明涉及集成电路加工制造技术，具体涉及源漏极离子注入的方法。

背景技术

在当前的集成电路加工工艺中，晶圆(wafer)的加工工艺处于最为核心和关键的地位。其中，源漏极形成过程中的离子注入是wafer加工工序中必不可少的一个步骤，且该步骤对于最终得到的金属氧化物场效应管(下文中简称为MOS管)的工作性能具有决定性影响。众所周知，集成电路集成度的提高是通过减小单个MOS管的尺寸实现的，而集成电路运算速度的提高则是通过提高MOS管的工作性能来实现的。为了提高MOS管的工作性能，在集成电路芯片生产过程中提高源漏极离子注入的离子浓度是广为采用的方法之一(通常称为高掺杂源漏注入)。

进行源漏极离子注入前wafer的剖面结构如图1所示，为了简单起见，此处仅示出了一个NMOS管区域范围内的剖面结构。其中，最上方的区域为多晶硅(Poly)层构成的栅极，Poly层之下为栅氧化层(即图中Gate Oxide，主要成分为硅的氧化物，如SiO₂)，Gate Oxide之下为P型掺杂区域(即图中P-Well)。

进行源漏极离子注入的过程如图2所示，所述源漏极离子注入一般分为两步完成(为区别所述两次注入过程，下文中将第一次源漏极离子注入称为IMP1，将第二次源漏极离子注入称为IMP2)，其中，IMP1和IMP2所使用的为同型离子——即对于NMOS管，IMP1和IMP2使用的均为N型离子，而对于PMOS管，IMP1和IMP2使用的均为P型离子；且，IMP1和IMP2所使用的离子可以为同种离子，也可以为非同种离子。

下面仍以NMOS管为例进行说明，由图2可见，待注入离子从器件上方注入整个源漏极区域——即待注入离子同时注入Poly层，以及Poly两侧的Gate Oxide下方的区域——从而形成源漏极的N+区域。对NMOS管来说，通常使用N型离子如磷、砷等，IMP1离子注入浓度约为10¹³～10¹⁴个/平方厘米(通常将单位“个/平方厘米”简写为“/cm²”，下文同)，其注入深度较深；IMP2离子注入浓度约为10¹⁵～10¹⁶/cm²，其注入深度稍浅——即，经过源漏极离子注入之后，N+区域实际为两层，且较浅层的离子浓度远远高于较深层一个数量级以上——即，一般较浅层的离子浓度为较深层的离子浓度的100倍或更高。经过IMP1和IMP2及退火处理后，即可得到如图2所示的剖面结构。左右两侧N+区域中的任一个，都实际上包含有浓度不同的两层区域，较浅的一层为IMP2过程中注入的高浓度离子，较深的一层则为IMP1过程中注入的较低浓度离子。

根据半导体器件的工作特性容易理解，注入离子的浓度越高，退火后激活的可动载流子数量就越多，从而源漏极之间的串联电阻就会越小；同时，由于在对源漏极进行离子注入的时候离子也会被注入到栅极的多晶硅中，同样能够使得多晶硅中载流子浓度增大。MOS管处于导通状态时，多晶硅栅极上所加电压使P-Well区反型，从而产生沟道，同时在多晶硅栅极中靠近栅氧化层(Gate Oxide)的地方会形成一层耗尽层。在其他条件不变的情况下，多晶硅栅极中载流子浓度越大，其形成的耗尽层厚度越薄。从而所述MOS管正常工作时，其有效的栅氧化层电学厚度(EOT)就会越薄，亚阈值摆幅S_t能够减小，从而可以有效提高器件特性。

当所述NMOS管处于截止工作状态时，其剖面结构的示意图如图3所示，在IMP1和IMP2过程中注入的离子经过退火扩散后，形成左右两个N+区域，每个所述N+区域与P-Well形成一个PN结，图中左侧实线L标识了左侧N+区域与P-Well形成的PN结边界，右侧实线L’则标识了右侧N+区域与P-Well形成的PN结边界。容易理解，当所述NMOS管未接入电路时，如果忽略生产过程中的扰动，理论上左右两侧形成的PN结应该处于对称位置(即L和L’关于P-Well区域对称)，且标识两侧N+区域中的耗尽层边界的L1和L1’，以及标识P-Well区域两侧的耗尽层边界的L2和L2’，也都应当分别处于对称位置。