[发明专利]一种基于Wishbone总线的图像处理IP核

说明书

技术领域

本发明是一种基于Wishbone总线的图像处理IP核，涉及IP核设计和数字图像处理等领域。

背景技术

数字图像处理技术是20世纪60年代产生、发展和不断成熟起来的一个新兴技术领域。进入21世纪，随着计算机技术的迅猛发展和相关理论的不断完善，数字图像处理技术在航空航天、工业生产、医疗诊断、资源环境、气象及交通监测、文化教育等领域有着广泛的应用，创造了巨额社会价值。

但是传统的图像处理器由于受时钟和内部结构限制，处理速度较慢，即使采用专用的图像处理芯片提升了处理速度，但又由于其不可编程，从而产品开发人员就不能很容易地修改固定功能硬件，使其支持新标准或者不同的功能，缺乏灵活性。其次，传统的图像处理器功能单一，一般主要针对专门领域实现特定处理功能，通用性差。另外，传统的图像处理器开发周期长、设备升级速度慢、成本高、性价比相对较低。

发明内容

针对传统的图像处理芯片的各种不足和缺点，本发明提供一种功能强、结构简单、并且扩展性能好、兼容性好的基于Wishbone总线的图像处理IP核。

为解决上述技术问题，本发明提供的技术方案是：一种基于Wishbone总线的图像处理IP核，它主要包括主控制器接口模块、SDRAM控制模块、命令解释模块、显示控制模块和总线仲裁模块；所述的各模块都通过Wishbone接口，采用共享总线的互联方式，实现各模块的连接及数据的交换。所述的主控制器接口模块、SDRAM控制模块、命令解释模块、显示控制模块均带有Wishbone总线接口，以Wishbone规范中的共享总线方式连接，它们在争夺总线使用权时都必须向总线仲裁模块提出申请。所述的总线仲裁模块对主控制器接口模块、SDRAM控制模块、命令解释模块和显示控制模块的总线请求进行排序、分配总线使用权、解决总线主设备对资源的竞争冲突问题、实现片上IP核的互连。所述的Wishbone总线就是共享总线及十字交叉方式的互联总线。

所述的主控制器接口模块主要完成外部主控制器与IP核的数据通信，其通信方式有异步握手方式和DMA方式。该模块内部包括配置寄存器、命令寄存器和数据寄存器3类寄存器。其中配置寄存器用于存储配置信息以完成SDRAM控制模块、命令解释模块和显示控制模块中的参数设置；命令寄存器用于存储图像处理命令以便存储到SDRAM或给外部主控制器读取；数据寄存器用于存储一次传输的图像数据以便存储到SDRAM或给外部主控制器读取。

所述的SDRAM控制模块用于完成对SDRAM的数据存取。该模块内部设有SDRAM控制器、配置寄存器和SDRAM地址寄存器。其中SDRAM控制器会根据配置寄存器的值设定SDRAM的参数完成SDRAM的读写、预充电、自刷新及模式寄存器加载等基本操作并且可以根据其他模块提供的SDRAM地址及数据完成对SDRAM的访问。

所述的命令解释模块用于完成命令的解释及图像的处理。该模块内部包括Wishbone Master模块，图像处理器和配置寄存器。其中配置寄存器用于设置图像处理命令及图像数据存放的基地址，以便Wishbone Master完成命令及图像的读取；图像处理器负责从命令缓存区读取相关命令并解释，最后完成所需图像的处理操作；处理完毕后再由Wishbone Master将图像数据存回SDRAM供显示控制模块读取显示。

所述的显示控制模块用于完成处理后的图像输出。该模块内部有VGA主设备和配置寄存器组。其中VGA主设备根据从配置寄存器组中获得的行频、场频等控制参数以及图像数据在SDRAM中存放的基地址，将图像数据以正确方式传送给DAC处理并转换为模拟信号输出到显示器显示。

所述的SDRAM分为四个区，分别是命令队列区、原始图像存储区和两个帧缓冲区。

Wishbone总线是由Silicore公司提出，现在被移交给OpenCores组织维护。由于其开放性，现在已有不少用户群体。特别是一些免费的IP核，大多数都采用Wishbone标准。该总线结构具有公用的接口规范方便结构化设计，有效地解决了IP核可移植性、设计复用的问题。

Wishbone总线为半导体内核提供了可配置的互连方式，能够使各种内核互连起来形成片上系统。Wishbone总线具有很强的兼容性，提高了设计的可重用性Wishbone总线的接口独立于半导体技术，其互连方式既可以支持FPGA设备，也可以支持ASIC设备；Wishbone总线协议简单、易懂。