[发明专利]显示测试图形多通道时钟发生器

说明书

技术领域

本发明是一种用于显示测试图形更新的多通道时钟信号发生器，属显示测试 技术领域。

背景技术

不同分辨率的显示器显示测试图形时需要不同频率的时钟信号。应用时钟芯 片、直接数字频率合成(DDS)技术、FPGA锁相环(PLL)等均可产生时钟信号。

时钟芯片提供时钟信号不但需要上位机(PC)应用专用时钟数据传输界面控制 传输时钟数据至时钟芯片，而且时钟芯片在编程模式和运行模式转换时需要不断 跳线，因而导致低效率数据传输状态下的非连续时钟更新；要求参考频率高于输 出频率的DDS技术可产生任意波形的输出信号，但却增加了电路设计难度和资源 配置的浪费；FPGA编程产生的PLL时钟信号是固定的内部时钟信号，更新时钟 时必须重新烧写图形程序。

发明内容

技术问题：本发明的目的是提供一种显示测试图形多通道时钟信号发生器。 它以USB模块、现场可编程门阵列FPGA模块、时钟模块之间的数据传送，完成 时钟信号发生过程中时钟数据的写入和读出。时钟数据写入实现时钟信号更新， 时钟数据读出校验数据传输结果。

技术方案：本发明的显示测试图形多通道时钟信号发生器包括USB模块、 FPGA模块、时钟模块；USB模块、FPGA模块、时钟模块顺序相串联连接；FPGA 模块由数据接收/发送模块module FT245BM和数据写入/读出模块module FS6370 组成。

USB模块经串行双向数据端USBDP、USBDM和并行双向数据端D₀～D₇转换 和传输时钟数据，FPGA模块经并行双向数据端(USB_DATA[7..0])接收/发送时钟 数据和串行双向数据端(sda)写入/读出时钟数据，时钟模块(3)经串行双向数据端 OE/SDA传输时钟数据和多路时钟输出端CLK_A、CLK_B、CLK_C输出时钟信号。

在USB模块中，USB接口的串行双向数据端D+、D-经第二十七电阻、第二 十八电阻接USB芯片FT245BM的串行双向数据端USBDP、USBDM，USB芯片 FT245BM的并行双向数据端(D₀～D₇)接FPGA芯片EP2C20Q240C8N的第72、73、 78、79、80、84、86、87脚，USB芯片FT245BM的读/写控制输入端nRD、WR 接FPGA芯片EP2C20Q240C8N的第88、90脚，USB芯片FT245BM的接收/发送 控制输出端接FPGA芯片EP2C20Q240C8N的96、97脚。