[发明专利]用于1000Mbps以上DFA运算的CPU硬件架构

说明书

技术领域

本发明涉及UTM硬件架构，尤其涉及一种用于1000Mbps以上DFA运算的CPU硬件架构。

背景技术

在UTM设备中，广泛采用DFA技术。DFA技术是一种算法，可以将串行的模式匹配工作变成并行的运算。

DFA运算的基本原理是，先将所有需要匹配的模板(如病毒库、关键字库等)统一变成一张很大的图(Graph)，图由若干个节点组成，每个节点包含256个指针，对应一个字节的0～FF共256种值。输入流的字节顺序，直接决定了CPU在当前节点中的偏移量，根据这个偏移量直接跳转到下一个节点，如此不断循环。

但是，传统的CPU架构都会在CPU与Memory之间有一个Cache，为的是暂存部分Memory数据，当CPU在访问到Cache中已有的数据时就不必去访问速度相对较慢的Memory了，这样的过程叫数据命中。CPU的运算速度一般要比Memory的访问速率快很多，如果Cache的命中率高，CPU等待从Memory中取数据的时间就少，CPU才能真正在有效地工作。

为了实现这个机制，实际上每当CPU在从Memory中取数据时，Memory控制器会直接把该字节附近的128字节全部取回备用。因为大部分程序和数据都是前后相关联的，这样对于程序运行来说，能提高效率。

但是对于DFA运算来说，Cache机制完全不适合。图的结构是很不确定的，网络上往来的数据流字节的前后顺序也完全随机，因此CPU在进行DFA匹配运算时，发生Cache命中的可能性极小。CPU每次为了读取下一个图的节点都需要从Memory中读取128字节，即输入数据流和Memory Bus上的流量比为1∶128。目前主流的DDR2 Memory速率是667MHz，最大带宽是双向667M×8＝5336MB/s，假设输入数据流量需要达到400Mbps，这时候需要的内存带宽是400M/8×128＝6400MB/s。此数据已经超过内存的物理带宽了。这还不算正常的程序运行需要的数据读写。因此，传统的CPU架构不适用于吞吐量大于1000M UTM设备，而只能用在一些较低端的UTM设备上。

发明内容

本发明的目的是克服现有技术存在的不足，提供一种用于1000Mbps以上DFA运算的CPU硬件架构。

本发明的目的通过以下技术方案来实现：

用于1000Mbps以上DFA运算的CPU硬件架构，由系统内存通过系统内存总线接入中央处理器，形成系统内存通道，特点是：还在中央处理器上设置DFA用内存通道，DFA用内存通道独立于系统内存通道，DFA用内存通道包括DFA用低延迟内存和DFA用内存总线，DFA用低延迟内存通过DFA用内存总线接入中央处理器，所述系统内存通道进行普通程序运行和数据存取，所述DFA用内存通道进行DFA查找运算。

进一步地，上述的用于1000Mbps以上DFA运算的CPU硬件架构，其中，所述DFA用低延迟内存为DDR内存或RDLRAM内存。

本发明技术方案突出的实质性特点和显著的进步主要体现在：

①通过改进CPU在不同运算时(如：普通运算和DFA运算)所用到的内存通道来优化内存访问，在CPU中增加另外一条内存通道，运行时将DFA图数据存放在该内存区域中，供DFA协处理单元进行读取，避免在高速DFA运算时出现内存带宽耗尽的瓶颈；

②为DFA运算配置单独的内存总线后，随机数据存取的延时大大减少，且与程序、数据的读写互不影响，实时DFA运算的速率可以轻易地突破1000Mbps，该硬件架构适用于各种需要用到DFA运算的高端UTM设备或其它高速网络安全设备。

附图说明

下面结合附图对本发明技术方案作进一步说明：

图1：本发明的架构示意图；

图2：本发明的工作数据流示意图。

图中各附图标记的含义见下表：