[发明专利]用于1000Mbps以上DFA运算的CPU硬件架构有效
| 申请号： | 200910031512.3 | 申请日： | 2009-04-22 |
| 公开（公告）号： | CN101604305A | 公开（公告）日： | 2009-12-16 |
| 发明（设计）人： | 刘继明;程杰 | 申请（专利权）人： | 网经科技（苏州）有限公司 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78;G06F13/16 |
| 代理公司： | 南京苏科专利代理有限责任公司 | 代理人： | 陈忠辉;姚姣阳 |
| 地址： | 215021江苏省苏州市工业园区*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 用于 1000 mbps 以上 dfa 运算 cpu 硬件 架构 | ||
【权利要求书】：
1.用于1000Mbps以上DFA运算的CPU硬件系统，由系统内存通过系统内存总线接入中央处理器，形成系统内存通道，其特征在于：还在中央处理器上设置确定的有穷自动机DFA用内存通道，确定的有穷自动机DFA用内存通道独立于系统内存通道，确定的有穷自动机DFA用内存通道包括确定的有穷自动机DFA用低延迟内存和确定的有穷自动机DFA用内存总线，确定的有穷自动机DFA用低延迟内存通过确定的有穷自动机DFA用内存总线接入中央处理器，所述系统内存通道进行普通程序运行和数据存取，所述确定的有穷自动机DFA用内存通道进行确定的有穷自动机DFA查找运算。
2.根据权利要求1所述的用于1000Mbps以上DFA运算的CPU硬件系统，其特征在于：所述确定的有穷自动机DFA用低延迟内存为DDR内存或RDLRAM内存。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于网经科技（苏州）有限公司，未经网经科技（苏州）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200910031512.3/1.html，转载请声明来源钻瓜专利网。
