[发明专利]一种加速视频解码的方法

权利要求书

1.一种加速视频解码的方法，系采用软、硬件协同解码的方式，其特征在于：对MPEG4解码流程进行分析，将MPEG4解码中运算比较集中、耗费CPU资源比较多、有通用性的部分，包括反离散余弦变换、可变长解码、帧间块的反扫描、反量化和运动补偿改由用硬件模块完成并与设置的下列硬件模块共同构成硬件加速器：控制逻辑模块、下属模块、主模块以及两块存储空间；两块存储空间中一块用于反离散余弦变换的X存储空间，另一块用于运动补偿的Y存储空间，其中，控制逻辑模块控制各个模块的运行；下属模块负责接收总线数据，配置寄存器；主模块负责调配数据；硬件加速器在低频率的嵌入式处理器上至少完成352x288分辨率视频文件的实时解码。

2.根据权利要求1所述的加速视频解码的方法，其特征在于：硬件加速器中，反离散余弦变换模块包含2个乘法器，3个加法器和11个32位寄存器和一个控制状态机，使用改进的chen-wang算法，把二维的反离散余弦变换变成两个一维的反离散余弦变换运算；反离散余弦变换模块每个周期的工作由一个状态机控制，状态机根据当前所处的周期分别完成：向X存储空间发出正确的读写控制，接收从X存储空间读出的数据，或向X存储空间写入反离散余弦变换的计算结果；IDCT硬件模块中乘法器和加法器的输入，这些输入可能是X存储空间中读出的数据，也可能是反离散余弦变换运算单元中寄存器的数据；将合适的乘法结果或加法结果放入内部寄存器中。

3.根据权利要求1所述的加速视频解码的方法，其特征在于：硬件加速器中，可变长解码模块包括一个FIFO缓冲器、一个码流的译码器和一个记录解码数目的计数器；可变长解码的解码以事件为单元，将要解码的是第一个事件，从开始指定的比特位开始解码，有数据写入FIFO缓冲器后，解码单元每个周期解码一个事件，并将当前事件的比特数送入码流数据池中，当码流数据池的值大于32时，FIFO读入新的数据；解码计数器计数当前宏块中的4个亮度块和2个色度块，计数到6时发出复位FIFO信号，并等待下一个宏块的数据。

4.根据权利要求1所述的加速视频解码的方法，其特征在于：硬件加速器中，帧间块的反扫描模块包括地址产生器、Zigzag反扫描译码器；帧间块的反扫描模块的输入是由可变长解码电路得到的连续零像素的个数run和最后非零像素last，而帧间块的反扫描模块的输出是非零像素数据对应的X存储空间的地址；反扫描电路先对最后非零像素last、连续零像素的个数run和当前可变长解码结束push信号寄存一拍，再输入地址产生器；地址产生器包括一个累加器，每当push信号有效时，首先检查last是否为1，如果是1，则当前块的64个数据已经完成，累加器跳至下一个64的倍数，输出地址也跳到下一个块的开始；如果是0，说明当前解出了run个0和一个非零数据，累加器增加run+1，输出地址也对应增加run+1，此时得到的地址是反扫描前的地址，这个地址需要经过Zigzag反扫描译码器译码后输出X存储空间的地址。

5.根据权利要求1所述的加速视频解码的方法，其特征在于：硬件加速器中，反量化模块算法是乘加操作，硬件设有乘法器、加法器、递减器和判断电路。

6.根据权利要求1所述的加速视频解码的方法，其特征在于：硬件加速器中，运动补偿模块包括分配器、两个寄存器、像素选择器、地址产生器、3个加法器、移位器和计数器；运动补偿模块通过主模块master每次获得一个数据，产生一拍的当前可变长解码结束push信号，计数器根据当前可变长解码结束push信号计数，然后把计数值送入分配器中，主模块将取来的32位数据送入分配器，数据分配器输出有效数据至第一寄存器，该寄存器将数据送入第二寄存器中，以便在第四种运动补偿模式下使用；像素选择器根据当前的模式和计数值决定将0还是将合适的像素值放入加法器，最后对结果进行调整；另一方面计数器还会将计数值送入地址产生器，产生Y存储空间的写地址和写控制信号。

7.根据权利要求1所述的加速视频解码的方法，其特征在于：硬件加速器中，控制逻辑模块通过配置寄存器来控制整个解码流程，此模块包括两个状态机：反离散余弦变换状态机和是参考帧数据读写状态机。