[发明专利]一种应用于高速并行光互连系统的去斜移装置及方法

说明书

技术领域

本发明涉及用于在物理层传输40Gbps数据速率的并行光互连系统的去斜移电路，具体涉及基于可编程逻辑器件实现的一种电路结构。

背景技术

随着人们对信息量需求的日益增大，不论是在骨干网的中心机房内、在基于万兆以太网的局域网范围内，还是在设备内部，其数据传输速率一般都已超过了10Gb/s。针对这种在较短距离内高速率的数据传输，电连接已经不再适用，而应用于长距离骨干网的串行同步光传输网络系统所提供的性能比这种需求高很多，代价也较为昂贵。为此，光网络互连论坛(OIF，OpticalInternetworking Forum)推出了甚短距离光传输(VSR，Very Short Reach)技术。VSR主要采用并行光互连，降低每根光纤上的传输速率，从而降低对系统其它器件的要求，实现低成本。

面向40Gb/s传输速率的甚短距离光传输技术中所应用的电接口是传输OC-768/STM-256帧格式数据的SerDes成帧器接口5(SerDes Framer Interface-5，SFI-5)。在SFI-5接口中，数据信号从信号发送端传输到接收端的过程中，在16个数据信道上的传输延时有可能是不同的。为了使16路数据信道间复杂的斜移关系易于处理，SFI-5引入了一个参考信道，即位于第17信道的去斜移信道。去斜移操作需要SFI-5接口的信号发送端器件和信号接收端器件配合完成。发送端器件将从16个数据信道中按顺序采到的参考字节复制到去斜移信道中，并与其它16路数据信号一起发送给接收端器件。接收端器件中的去斜移逻辑根据去斜移信道中包含的各个数据信道中的相关信息，独立比较各个数据信道相对于去斜移信道的斜移量，并做出相应补偿，以使16路数据信号均与去斜移信道对齐，从而实现16路数据信道的帧对齐。接收端设备必须在可能发生的最大和最小斜移量范围内跟踪监测信道状况变化，并不断地对斜移量做出调整。

由于具有设计灵活、上市时间短、保密性强、成本低等特点，可编程逻辑器件正在越来越多的领域得到广泛应用，特别是近年来生产厂商在其内部集成了诸如DSP、存储器、PCI、收发器等强大功能，所以基于可编程逻辑器件实现本发明中的去斜移电路是一个很好的选择。然而，受系统时钟的限制，SFI-5接口中2.488Gb/s的各路数据必须串并转换为多位宽较低速数据，才能在可编程器件中进行处理。这就为实际电路设计增加了两大困难：一是高速串行数据转换为多位宽较低速数据后，使某些电路的扇出大大增加，而过多的扇出又会影响电路所能达到的最大工作频率；二是16路数据彼此独立的基于可编程器件内部集成的收发器实现串并转换，这就使数据信道间的斜移量大大增加。因此，设计更加优化合理的电路结构，是确保电路达到预期功能和性能的关键。

发明内容

技术问题：本发明针对上述问题，提出了一种应用于高速并行光互连系统的去斜移装置的去斜移方法，采用基于移位寄存器设计的滑动窗口生成器与窗口比较器配合工作，可以在更大范围内调整信道间的斜移量，解决了可编程器件实现时斜移量偏大引起的一系列问题，提高了设计的灵活性和实用性。

技术方案：首先采用可编程逻辑器件内集成的高速收发器，将16个高速数据信道和去斜移信道的数据串并转换为可编程逻辑器件可以处理的较低速率的并行数据，然后再进行去斜移信道的帧对齐以及各数据信道相对于去斜移信道的对齐。具体做法是先将去斜移信道的数据字节对齐，然后再进行帧对齐。为了节省硬件资源，采用16个数据信道共用一个窗口比较器和优先编码器的方法，在控制电路的控制下轮流地与去斜移信道的数据进行比对，从而有效地减小了电路扇出，提高了工作速度，节省了器件资源。

本发明的上述目标由下述技术方案实现：

该装置包括：

16个宽度为31比特的滑动窗口生成器(110-116)，生成31比特宽的数据流片段，并分别输出至控制电路(121)和16个延迟单元(122-137)；

一个去斜移通道帧对齐电路(117)，将接收到的顺序被打乱的去斜移通道的码流进行帧同步并输出至数据缓冲器(118)；

一个数据缓冲器(118)，确保电路所能纠正的超前和滞后的斜移量范围相等，并输出至窗口比较器(119)；

一个窗口比较器(119)，对接收到的来自控制电路和数据缓冲器的数据进行比较，并输出至优先编码器(120)；

一个优先编码器(120)，完成相应的编码，并输出至控制电路(121)；