[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及一种半导体装置及其制造方法，特别涉及一种作为被当作开关电源装置使用、且反复开关主电流的高耐压半导体开关元件的半导体装置及其制造方法。

背景技术

在被用于电力转换器或电力控制器等的电力用半导体装置中，对电流进行开关(on/off)切换的高耐压MOS(metal-oxide-semiconductor)晶体管等开关元件被广泛使用。但是，在进行高输出时，需要减小导通时的压降，以便使电力损耗尽可能降低，所以，具有传导度调变作用的绝缘栅型双极晶体管(insulator gate bipolar transistor：以下略记为IGBT。)较为适合。

以下，作为现有例，对横向IGBT的构成和动作进行说明(例如参照非专利文献1。)。

图17表示作为现有例的形成在厚约170μm的半导体基板上的横向IGBT的截面构成。

如图17所示，在由P型硅(Si)组成的半导体基板201的上部，形成有N型表面降场(RESURF)区202，与该表面降场区202相邻，形成有P型基区204。在基区204的内侧且上部，形成有杂质浓度高于表面降场区202的N型发射极/源极区205。此外，在基区204内侧，形成有与发射极/源极区205相邻且杂质浓度高于基区204的P型集电区208。从发射极/源极区205上起，在基区204上和部分表面降场区202上，隔着栅绝缘膜206形成有由多晶硅组成的栅极207，另外，在表面降场区202的上部，形成有与基区204隔有间隔的P型集电区211。

现有例的横向IGBT中，将半导体基板201的厚度减薄为170μm，降低该半导体基板201在厚度方向上的电阻，从而使关断时背面电极中流动的载流子数量增加。由此，即便不将为了控制载流子活性周期(lifetime)而导入的晶格缺陷导入半导体基板201中，也可以缩短关断时间(高速化)。

非专利文献1：第19次ISPSD(International Symposium on PowerSemiconductor Devices&ICs)预稿集P.225～228，May2007

然而，就上述现有的半导体装置而言，由于减小半导体基板201的厚度会使该半导体基板201的强度显著降低，所以，在对形成在半导体基板201的栅极207的相反侧面上的背面电极也就是金属膜的成膜工序等中，半导体基板201有可能破裂。为了避免这种情况，就需要特殊的搬运设备和施工方法。此外，由于半导体基板201的厚度决定了表面降场区202与背面电极之间的击穿耐压，所以，减小该半导体基板201的厚度会导致所得到的漏极耐压降低。另外，还存在以下问题：减小半导体基板201的厚度会使半导体基板的横向电阻上升，使IGBT的导通电阻上升。

发明内容

本发明的目的是为了解决上述现有问题，在电力用半导体装置中，可以确保足够的基板强度，同时，可以以低导通电阻，并实现高耐压，提高开关速度。

为了达到上述目的，本发明使半导体装置采取如下构成：对该半导体装置导入晶格缺陷，使半导体装置的电阻值变为2倍以上的电阻值。

具体讲就是，本发明的半导体装置的特征是，具备：第1导电型半导体基板；形成在半导体基板上部的第2导电型表面降场区；在半导体基板上部、与表面降场区相邻形成的第1导电型基区；在基区上、离开表面降场区形成的第2导电型发射极/源极区；在基区上、与发射极/源极区相邻形成的第1导电型基极连接区；从发射极/源极区上起、在基区上和至少表面降场区上形成的栅绝缘膜；在栅绝缘膜上形成的栅极；在表面降场区上、离开基区形成的第1导电型集电区；和在半导体基板上形成的、且与基极连接区和发射极/源极区电连接的发射极/源极。半导体基板被导入晶格缺陷，使得该半导体基板的电阻值变为由添加在半导体基板中的杂质浓度决定的电阻值的2倍以上。

根据本发明的半导体装置，由于晶格缺陷被导入半导体装置，使得该半导体基板的电阻值为由添加在半导体装置中的杂质浓度决定的电阻值变为2倍以上，所以，在将半导体装置由导通状态切换到关断状态时，可以通过形成在第1导电型半导体基板上的晶格缺陷来捕捉载流子，因此，可以提高电流下降的速度。

本发明的半导体装置优选还具备：在表面降场区上、离开基区形成的第2导电型漏极区；和与集电区和漏极区电连接的集电极/漏极。