[发明专利]基板及芯片封装结构

说明书

技术领域

本发明是关于一种基板及芯片封装结构，并且特别地，本发明是关于一种在导线层上设置有无布线区使芯片的保险丝设置区位于其内的基板及芯片封装结构。

背景技术

随着半导体相关技术的快速发展，含有高效能芯片的各种电子产品已经成为现代人生活中不可或缺的辅助工具。此外，随着芯片的功能或速度增加，其内含的电路越形复杂，而其外接的引脚(lead)或导线(wire)的数量也随之增加。然而，由于多数电子产品本身或其零元件的体积或尺寸有轻薄化或微型化的趋势，芯片体积也随之缩小，因此其外接的引脚或导线也必须更细，并且更紧密地排列。目前，为了确保芯片与引脚或导线的正常导通，并保护芯片以防止其因为碰撞或拉扯等外力造成损伤，常通过封装的方式来达到前述目的。

封装技术包含对称脚位封装(DIP)、小型化封装(TSOP)、球栅阵列封装(BGA)、倒装片封装(Flip Chip)等各种封装方式。其主要皆是利用导线架或基板等承载件来固定、保护芯片，并且作为连接芯片与外部电路(例如：印刷电路板)的桥梁。

其中，一些封装技术所形成的封装架构，因其芯片与基板的电性连接方式以及基板线路层的配置，而形成芯片有源面面对基板，且基板面对芯片有源面的该表面配置有线路层的架构。例如：双层金属基板的窗型球栅阵列(window BGA)封装结构。

请参阅图1，图1是绘示先前技术中的窗型球栅阵列芯片封装结构1的示意图。如图1所示，芯片封装结构1包含芯片10、基板12以及封装胶体14，其中芯片10可通过黏晶材料16贴附固定于基板12上，并且芯片10的有源面面对基板12。封装胶体14包覆芯片10以及基板12。基板12的上表面及下表面均设置有导线122，其中，上下表面的导线122是以贯穿基板12的通孔形成电连接。于实务中，导线122可通过焊点(未绘示于图中)进一步电连接芯片10。基板12可包含防焊层124分别设置于基板12的上表面以及下表面以覆盖导线122。此外，基板12的下表面进一步设置锡球126电连接导线122，锡球126于实务中可电连接一外部电路，使芯片10能与外部电路沟通。芯片10的有源面上具有保险丝设置区100面对基板12，此外，保险丝设置区100中设置有保险丝(fuse)102。在晶片测试阶段时，可适应特定电性需求而以激光处理打断特定保险丝102。

如上所述，基板12中的导线122一般是利用铜所构成的。铜具有低电阻及高扩散率的性质，其导电性虽高却有着铜离子容易扩散至他处而造成漏电或短路的缺点。在高温高湿及外加电压的可靠度试验时，导线122中的铜离子易受到电压排挤而产生迁移现象。而如上述习知的窗型球栅阵列芯片封装结构1，其保险丝设置区100是局部对应基板12上表面的导电层，使得部分保险丝102对应导线122，且为适应轻薄化的需求，其芯片10与基板12间的绝缘层，包含防焊层124及介于芯片10以及基板12间的黏晶材料16或封装胶体14，其厚度亦愈趋薄化，已不足以阻隔铜离子迁移至芯片10。由于芯片10的保险丝设置区100中的保险丝102于晶片测试时可能为适应特定电性需求而以激光束处理使其表面形成缺陷，亦即打穿特定一些保险丝102使其形成断路，而迁移至芯片10的铜离子可能游离至断路的保险丝102，进而使芯片10产生短路故障，导致可靠度试验失败。

发明内容

本发明的一目的在于提供一种基板，其具有较大的有效距离以降低导线上的金属离子迁移至芯片的保险丝的机率，以解决上述问题。

根据本发明提供一种基板，用以承载一芯片，其中，该芯片具有一有源面，并且，在该芯片的有源面上形成一保险丝设置区。

本发明的基板包含一第一表面以及一导线层，其中，基板的导线层设置于基板的第一表面上，并且导线层上形成至少一无布线区。当基板承载芯片时，基板的导线层可电连接该芯片，此时基板的第一表面可面对芯片的有源面，并且芯片的保险丝设置区垂直投影于基板的第一表面上所形成的一投影区是位于基板的导线层的无布线区的范围内。

于本发明中，由于芯片的保险丝设置区所垂直投影出的投影区与基板的导线层并不重叠，亦即，保险丝设置区与导线层间相隔的安全距离加大，因此，自导线层所迁移出的金属离子进入保险丝设置区的缺陷使芯片失效的机率将会大幅降低。

本发明的另一目的在于提供一种芯片封装结构，其具有较大的有效距离以降低导线上的金属离子迁移至芯片的保险丝的机率。