[发明专利]具凹穴结构的封装基板及其制作方法

说明书

技术领域

本发明涉及一种封装基板及其制作方法，特别是涉及一种具凹穴结构的 封装基板及其制作方法。

背景技术

近年来，三维立体(3D)构装的快速发展，除大幅缩小存储器在电路板上 所占的面积，同时提升电子产品缩小后的使用效率之外，更能将不同功能的 芯片整合在同一构装模块，达到系统封装(System in Package，SiP)的高效益。 其中，层叠式封装结构(PoP)即属于三维立体构装的一种类型，举例来说，层 叠式封装结构可透过将高容量的存储器及复杂的处理器整合在一起，大幅地 减少高阶手机的电路板空间。

图1绘示的是传统层叠式封装结构的剖面结构示意图。如图1所示，传 统层叠式封装结构1包含有第一封装体2以及层叠在第一封装体2之上的第 二封装体3。第一封装体2包括设于第一基板22上的第一芯片20，第一芯 片20通过接合导线(bond wire)26，如金线，与第一基板22构成电性连接， 第一芯片20与接合导线26被模塑材料24包覆住。第二封装体3包括设于 第二基板32上的第二芯片30，第二芯片30通过接合导线36与第二基板32 构成电性连接，第一芯片30与接合导线36同样被模塑材料34包覆住。第 二封装体3的第二基板32通过锡球40与第一封装体2的第一基板22构成 电性连接，通常，在第一基板22与第二基板32之间会填入底胶42，以免锡 球40受到外力破坏。

上述传统层叠式封装结构至少包括以下的缺点：(1)锡球40的大小受限 于第一基板22与第二基板32之间的距离。锡球40的高度必须超过模塑材 料24的高度，以确保第一基板22与第二基板32之间的电性连接，因而无 法进一步缩小锡球节距(pitch)，导致锡球40的数目以及输出输入接脚(I/O) 数难以提升；(2)第一基板22与第二基板32的热膨胀系数(CTE)不同导致锡 球40可能受到不同程度的应力，影响到封装体的可靠度；(3)锡球40的共 面性控制不易，使得封装工艺的余欲度(process window)较小；(4)需额外进行 第一基板22与第二基板32之间的灌胶步骤；(5)堆叠体积较大。

发明内容

本发明的主要目的在提供一种改良的封装基板、层叠式封装体及其制作 方法，以解决并克服背景技术的不足及缺点。

根据本发明的优选实施例，本发明提供一种封装基板的制作方法，包含 有：提供包层板，包含第一金属层、第二金属层及中间层，中间层介于第一 金属层及第二金属层之间；蚀刻部分的第一金属层，暴露出部分的中间层并 形成金属块体；将包层板与第一铜箔基板压合，第一铜箔基板包含第一绝缘 层以及第一铜箔层；线路图案化第一铜箔层，形成第一图案化线路；线路图 案化第二金属层，形成第二图案化线路；移除掉金属块体，形成凹穴结构； 以及去除位于凹穴结构内的中间层。

根据本发明的另一优选实施例，本发明提供一种半导体封装体的制作方 法，包含有：提供包层板，包含第一金属层、第二金属层及中间层，中间层 介于第一金属层及第二金属层之间；蚀刻部分的第一金属层，暴露出部分的 中间层并形成金属块体；将包层板与第一铜箔基板压合，第一铜箔基板包含 第一绝缘层以及第一铜箔层；线路图案化第一铜箔层，形成第一图案化线路； 线路图案化第二金属层，形成第二图案化线路，其中第二图案化线路包含连 接金属块体的多个倒装接垫；移除掉金属块体，形成凹穴结构；去除位于凹 穴结构内的中间层；在凹穴结构内置入倒装芯片，其有源面朝下，通过锡球 与相对应的倒装接垫电连接；以及将填充材料填入凹穴结构内，密封住倒装 芯片。

根据本发明的又另一优选实施例，本发明提供一种具凹穴结构的封装基 板，包含有：第一绝缘层；凹穴结构，位于第一绝缘层中；第一图案化线路， 位于第一绝缘层的一面上；第二图案化线路，相对于第一图案化线路而位于 第一绝缘层的另一面上，其中第二图案化线路包含有多个倒装接垫，位于凹 穴结构的底部；以及多个第一导电通孔，位于第一绝缘层中，用来电连接第 一图案化线路与第二图案化线路。其中第二图案化线路为双层金属结构。

为了能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明 的详细说明与附图。然而附图仅供参考与辅助说明用，并非用来对本发明加 以限制。

附图说明

图1绘示的是传统层叠式封装结构的剖面结构示意图。