[发明专利]半导体器件及其制造处理方法

说明书

本申请为PCT国际申请PCT/US2004/021211进入中国的申请200480043516.9的分案申请，该申请的国际申请日期为2004年6月30日。该进入中国的申请的题目为“具有凹进箝位二极管的沟槽金属氧化物半导体场效应晶体管”。

技术领域

本申请涉及金属氧化物半导体场效应晶体管。更具体地说，本申请涉及具有凹进箝位二极管的沟槽金属氧化物半导体场效应晶体管。

背景技术

由于垂直沟槽栅化(trench-gated)功率MOSFET的断态电压堵塞性能、高单元密度、高电流容量以及其固有的低通态阻抗，该MOSFET已经快速地取代了所有其它形式的低压功率MOSFET。如图1A中的现有技术的截面图中所示，沟槽栅化MOSFET 100包括镶有薄栅氧化层104并包含嵌入的多晶硅栅极105的刻蚀沟槽阵列。整个器件形成在重掺杂衬底101的顶上生长的外延层102中，该重掺杂衬底101具有与外延层102相同的导电类型。对起沟槽栅化MOSFET100的漏极作用的外延层102进行厚度和掺杂剂浓度的调整，以调整在断态击穿电压和通态导电特征之间的最佳折衷。

MOSFET 100经常被称为沟槽栅化的DMOS器件，其中“D”是“双重”的首字母缩略词，其最初为通过双重扩散而形成器件的沟道区命名(即，一个在另一个内部的两次连续扩散)。双重扩散的较深处，主体区域103具有与外延层102的导电类型相反的导电类型，这形成了MOSFET 100的主体到漏极结。浅层区域106(包括区域106A、106B、106C、106D等)起MOSFET 100的源极的作用，并且与包含该区域的相反导电类型主体区域103形成结。MOSFET的沟道区因此沿着所嵌入栅极105的侧边垂直地布置在主体区域103内。

在该说明中，源极区域106(标记为N+以表示其高浓度)是N型，主体区域103(由标记PB表示)为P类型，而外延层102(标记为Nepi)为N型。具有N型源极和漏极的MOSFET被称为N沟道器件。MOSFET 100的制造处理过程能够集成从一个到数百万个并联电连接的晶体管，但是这些全部都是N沟道种类。做为选择，可以将衬底、外延层、和源极构造为P型(并且使主体区域为N型)来形成全部P沟道器件的电并联阵列。最后结果是如图1B中示意性所示的器件，尽管有数百万器件的集成，但是其仅仅具有三个电终端：源极、漏极、和栅极。不同于传统的CMOS集成电路，当前没有方便的方法来将N沟道和P沟道沟槽MOSFET器件集成到单片硅中。

与在IC中使用的传统面MOSFET成鲜明对照的是，DMOS器件的关键特征是其沟道长度由在源极-主体和主体-漏极结之间的深度差所确定，而不是其多晶硅栅的光刻尺度。因为栅极和沟槽栅化MOSFET的沟道垂直于印模(die)的表面，所有电流垂直地流入硅体中，并最终从该圆片(wafer)的后面流出。这样的器件因此称为垂直导电器件。厚金属109(通常包括具有一些小百分比的铜和硅的铝)用于方便与源极区域106接触以及通过浅P+接触区107(包括区域107A、107B等)使主体区域103与源极区域106电短路。需要到主体区域103的电连接以便为稳定的阈值电压而偏置该主体区域103，以及抑制寄生双极结晶体管，其中将在下面更详细地描述该寄生双极结晶体管的存在性和重要性。一般通过在大晶片修磨之后(即，在制造已经完成之后)形成的钛、镍、和银夹层使通过衬底101的背部到漏极的电接触变得容易。

当使用扩散处理来形成MOSFET 100时，源极区域106的浓度必须高于主体区域103，而与外延层102相比，该主体区域103又被更重掺杂了。因为主体浓度超过外延层102的浓度，所有在反向偏置状态下的操作期间，在MOSFET 100中散布的大多数耗尽(depletion)出现在轻度掺杂的外延漏极102中，而不在主体区域103中。因此，具有短沟道长度的MOSFET 100可以支持大的反向偏置电压而没有耗尽区域“穿通”到源极区域106中的危险。典型的沟道长度为二分之一微米或者较少，即使在额定30V或者100V器件中也是如此。在传统的表面MOSFET中，半微米的沟道长度仅可以支持大约5V到10V。