[发明专利]数据输出电路和方法

权利要求书

1.一种数据输出电路，包括：

选通信号控制块，所述选通信号控制块被配置成通过将第一选通信号延迟特定的延迟量而产生至少一个第一延迟选通信号；

读出放大块，所述读出放大块被配置成响应于所述第一选通信号和所述至少一个第一延迟选通信号而放大第一并行数据信号，以产生具有与所述第一并行数据信号的比特数量相同的比特数量的第二并行数据信号；

存储块，所述存储块被配置成响应于第二选通信号和通过延迟所述第二选通信号而产生的第二延迟选通信号来锁存所述第二并行数据信号；以及

并行到串行转换块，所述并行到串行转换块被配置成顺序地输出被锁存在所述存储块内的所述第二并行数据信号，其中，所述第一选通信号用于产生所述第二并行数据信号中首先被输出的数据信号。

2.根据权利要求1的数据输出电路，其中，所述至少一个第一延迟选通信号用于产生从所述并行到串行转换块输出的、除了所述首先被输出的数据信号之外的所有第二并行数据信号。

3.根据权利要求1的数据输出电路，其中，所述特定的延迟量等于或者大于所述第二并行数据信号的转变时段的宽度。

4.根据权利要求1的数据输出电路，还包括：

延迟块，所述延迟块被配置成：将所述第一选通信号进一步延迟一延迟量以生成所述第二选通信号，所述延迟量对应于在响应于所述第一选通信号和所述至少一个第一延迟选通信号而发送所述第二并行数据信号的过程中在所述读出放大块处的延迟量。

5.根据权利要求1的数据输出电路，其中，所述存储块包括：

多个通过门，所述多个通过门响应于所述第二选通信号和所述第二延迟选通信号而被接通或者关断；以及

多个锁存元件，用于存储从所述多个通过门输出的信号。

6.一种数据输出电路，包括：

选通信号控制块，所述选通信号控制块被配置成将第一选通信号延迟特定的延迟量，由此产生被顺序地使能的至少一个第一延迟选通信号；

读出放大块，所述读出放大块被配置成响应于所述第一选通信号和所述至少一个延迟选通信号而放大第一并行数据信号，以产生具有与所述第一并行数据信号的比特数量相同的比特数量的第二并行数据信号；

存储块，所述存储块被配置成响应于第二选通信号和至少一个第二延迟选通信号而锁存所述第二并行数据信号；以及

并行到串行转换块，所述并行到串行转换块被配置成以与所述第二并行数据信号被所述存储块锁存的顺序相同的顺序而顺序地输出被锁存在所述存储块内的所述第二并行数据信号。

7.根据权利要求6的数据输出电路，其中，所述第一选通信号用于产生所述第一并行数据信号中的从所述并行到串行转换块中首先被输出的数据信号，并且所述至少一个第一延迟选通信号用于产生从所述并行到串行转换块中输出的、除了所述首先被输出的数据信号之外的所有第二并行数据信号。

8.根据权利要求6的数据输出电路，其中，所述特定的延迟量等于或者大于所述第二并行数据信号的转变时段的宽度。

9.根据权利要求6的数据输出电路，还包括：

延迟块，所述延迟块被配置成：将所述选通信号进一步延迟一延迟量，以产生所述第二选通信号，所述延迟量对应于在响应于所述第一选通信号和所述至少一个第一延迟选通信号而发送所述第二并行数据信号的过程中在所述读出放大块处的延迟量。

10.根据权利要求6的数据输出方法，其中，所述存储块包括：

多个通过门，所述通过门响应于所述第二选通信号和所述至少一个第二延迟选通信号而被接通或者关断；以及

多个锁存元件，用于存储从所述多个通过门输出的信号。

11.根据权利要求1的数据输出电路，其中，所述至少一个第一延迟选通信号包括多个第一延迟选通信号。

12.根据权利要求1的数据输出电路，其中，所述选通信号控制块包括：

解码单元，所述解码单元被配置成解码所述输出控制信号，以确定所述第二并行数据信号的输出顺序；以及

延迟单元，所述延迟单元包括响应于由所述解码单元进行的确定而接通或者关断的延迟元件。

13.根据权利要求6的数据输出方法，其中，所述至少一个第一延迟选通信号包括多个第一延迟选通信号。