[发明专利]半导体装置及其制造方法

说明书

(相关申请的交叉参考)

本申请以于2008年1月22日向日本专利局提交的在先日本专利申请第2008-11308号为基础，并且要求其优先权，将其全部内容结合于此作为参考。

技术领域

本发明涉及一种半导体装置及其制造方法。

背景技术

作为非易失性存储器的闪速存储器，特别是NAND型闪速存储器由于其易于实现精细化，因此，急速地推进了低价格化、大容量化，而且，还具有耐冲击性这样的特征，从而作为静止图像的存储介质或高品质声音记录介质，其开发取得了爆发性的发展，并且，形成了一个巨大的市场。

NAND型闪速存储器所使用的存储单元具有栅结构，该栅结构是在半导体衬底上依次层叠了隧道绝缘膜、电荷累积膜、电极间绝缘膜、以及控制电极的结构。而且，作为栅结构的种类，包括：在隧道绝缘膜上具有由作为电荷累积膜的多晶硅构成的浮动栅电极的浮动栅型(FG型)；具有由作为电荷累积膜的硅氮化物构成的电荷捕获膜的MONOS型(Metal-Oxide-Nitride-Oxide-Silicon：金属-氧化物-氮化物-氧化物-硅)；以及电荷累积膜由氮化物形成且控制电极由硅构成的SONOS型(Silicon-Oxide-Nitride-Oxide-Silicon：硅-氧化物-氮化物-氧化物-硅)。

通过控制施加于在浮动栅上或者在电荷捕获层上隔着电极间绝缘膜形成的控制电极上的电压(控制电压)，从衬底经由隧道绝缘膜通过FN(Fowler-Nordheim)隧穿将电子注入(写入)浮动栅电极或者电荷捕获膜，或者，相反地从浮动栅电极经由隧道绝缘膜拉出电子(FG型、MONOS/SONOS型中的擦除)，或者，将空穴注入电荷捕获膜，与电子对消(MONOS/SONOS型中的辅助擦除)，从而使存储单元的阈值发生变化。但是，在精细化的同时，隧道绝缘膜变薄，从而出现了一个非常大的问题。

为了增大存储容量，元件尺寸(存储单元的尺寸)的精细化最为有效，但是，为此也需要隧道绝缘膜的薄膜化。但是，作为隧道绝缘膜被广泛使用的SiO₂膜还具有以下特征，即、在薄膜化的同时，被称为SILC(Stress Induced Leakage Current：应力感应漏电流)的在低电场区域较为显著的漏电流开始增加，该SILC通过施加应力电压而通过了存在于SiO₂膜中的陷阱中心(trapping center)。因此，由于通过SiO₂膜的电荷量增加，数据保持特性变差，达到破坏电荷量的时间变短，也就是说，发生了改写动作的劣化。该SILC阻碍了SiO₂膜的膜厚降低，并且使其可靠性下降，成为了精细化的巨大障碍。因此，如果不能降低该陷阱中心，则无法实现基于SiO₂膜的薄膜化的存储容量的增加。

这样，作为SiO₂膜的特性变差的一个原因，已知有以下原因，即、在半导体衬底和SiO₂膜之间形成由非晶状态的SiO₂构成的界面层，在非晶状态的SiO₂中必然存在氧缺陷，这导致了各种陷阱(trap)和泄漏点(leakage site)。

通常，半导体衬底是利用氢进行终止处理的，但是，在改写动作时，由于电子或空穴导致氢从半导体衬底脱离，并不能实现根本的解决。现在的现状是，虽然已知对于半导体衬底，利用重氢的终止是有效的，但是，在与SiO₂膜之间的界面上是否有效却不清楚。

作为该问题的解决方法，采取了以下方法，即、在作为隧道绝缘膜的SiO₂膜中导入氮，从而提高作为隧道绝缘膜的介电常数，增加其物理的膜厚，并降低漏电流。但是，效果并不充分，薄膜化的极限并没有达到期望的那种程度。这是因为无法彻底抑制由于Si-N的网络的不充分(不完全)导致的缺陷产生。

于是，作为难以产生缺陷的隧道绝缘膜，已知有以下结构，即、由硅氧化膜夹着高品质的硅氮化膜的三层结构，上述硅氮化膜具有三配位的氮键(例如，参照日本特开2007-059872号公报)。在形成该SiO₂层/SiN层/SiO₂层的层叠结构的绝缘膜时，已知有以下方法，即、在Si衬底上形成SiO₂层之后，堆积非晶Si，并氮化该非晶Si形成由SiN构成的氮化层，最后对氮化层进行氧化，或者通过CVD来堆积氧化层。