[发明专利]相位检测器、相位比较器、以及时钟同步设备

权利要求书

1.一种触发器电路，包括：

第一锁存器电路，其接收数据信号和通过仅延迟时钟信号的上升而获得的上升延迟时钟信号的输入，在数据信号下降的状态下根据上升延迟时钟信号的下降而升高第一节点的信号，并且根据上升延迟时钟信号的上升而降低第一节点的信号；

第二锁存器电路，其接收第一节点的信号和时钟信号的输入，并且在第一节点的信号上升的状态下在时钟信号下降的定时降低第二节点的信号；

第三锁存器电路，其接收第二节点的信号和时钟信号的输入，并且在时钟信号上升的状态下生成用于维持数据信号的输出信号；以及

下拉电路，其利用上升延迟时钟信号下拉第一节点的信号。

2.根据权利要求1所述的触发器电路，其中

将上升延迟时钟信号输入到下拉电路，并且

通过在时钟信号的上升时的上升延迟时钟信号来防止第一节点的浮置。

3.根据权利要求1所述的触发器电路，其中，将受时钟控制的反相器电路连接到第二节点。

4.根据权利要求3所述的触发器电路，其中

将时钟信号和第一节点的信号输入到受时钟控制的反相器电路，并且

通过在时钟信号的上升时的第一节点的信号来防止第二节点的浮置。

5.根据权利要求1所述的触发器电路，其中

第一锁存器电路包括串联连接的第一p沟道晶体管、第二p沟道晶体管、以及第一n沟道晶体管，

将数据信号输入到第一p沟道晶体管的栅极和第一n沟道晶体管的栅极，并且

将上升延迟时钟信号输入到第二p沟道晶体管的栅极。

6.根据权利要求1所述的触发器电路，其中

第二锁存器电路包括串联连接的第三p沟道晶体管、第二n沟道晶体管、以及第三n沟道晶体管，

将时钟信号输入到第三p沟道晶体管的栅极和第三n沟道晶体管的栅极，并且

将第一节点的信号输入到第二n沟道晶体管的栅极。

7.根据权利要求1所述的触发器电路，其中

第三锁存器电路包括串联连接的第四p沟道晶体管、第四n沟道晶体管、以及第五n沟道晶体管，

将第二节点的信号输入到第四p沟道晶体管的栅极和第五n沟道晶体管的栅极，以及

将时钟信号输入到第四n沟道晶体管的栅极。

8.根据权利要求1所述的触发器电路，其中

下拉电路包括第六n沟道晶体管，

将上升延迟时钟信号输入到第六n沟道晶体管的栅极，并且

将第一节点连接到第六n沟道晶体管的源极。

9.根据权利要求2所述的触发器电路，其中

受时钟控制的反相器电路包括串联连接的第五p沟道晶体管、第六p沟道晶体管、第七n沟道晶体管、以及第八n沟道晶体管，

将第一节点信号输入到第五p沟道晶体管的栅极，

将第二节点的信号经由反相器输入到第六p沟道晶体管的栅极和第七n沟道晶体管的栅极，并且

将时钟信号输入到第八n沟道晶体管的栅极。

10.一种相位检测器，包括：

第一相位比较单元，其检测比较时钟的相位相对于参考时钟的相位的偏移；

第二相位比较单元，其在参考时钟和比较时钟之一被延迟或超前预定时间的状态下，检测该比较时钟的相位和该参考时钟的相位的偏移；以及

AND单元，其将第一相位比较单元的输出和第二相位比较单元的输出的“与”输出作为相移的检测结果。