[发明专利]导线架条及其封胶方法与封胶结构

说明书

【技术领域】

本发明是有关于一种导线架条及其封胶方法与封胶结构，特别是有关于一种能提高单位时间产出量(units per hour，UPH)的导线架条及其封胶方法与封胶结构。

【背景技术】

现今，半导体封装产业为了满足各种封装需求，逐渐发展出各种不同型式的封装构造，其中由半导体硅晶圆(wafer)切割而成的硅芯片(chip)通常是先利用打线(wire bonding)或凸块(bumping)等适当方式选择固定在导线架(leadframe)或基板(substrate)上，接着再利用封装胶体封装包覆保护硅芯片，如此即可完成一半导体封装构造的基本架构。一般常见具有导线架的封装构造包含小外型封装(small outline package，SOP)、小外型J形引脚封装(smalloutline J-leaded package，SOJ)、小外型晶体管封装(small outline transistor，SOT)、宽体小外型封装(small outline package(wide-type)，SOW)、双列直插式封装(Dual In-line Package，DIP)、方型扁平封装(quad flat package，QFP)及方型扁平无外引脚封装(quad flat non-leaded package，QFN)等。目前，为了符合量产需求，通常是在一导线架条(leadframe strip)上设置数个导线架单元，以同时进行数个芯片的固定、电性连接及封胶等加工程序，最后再切割去除多余框架，以便同时制造完成数个具有导线架的封装构造。

举例而言，请参照图1A、1B及1C所示，其揭示一种现有方型扁平封装(quad flat package，QFP)构造的导线架条在封胶前及封胶后的示意图。如图1A所示，一导线架条1包含一外框10、数个连结支架11、数个流道支架12及数个导线架单元13。所述外框10、连结支架11及流道支架12相互连接，所述连结支架11及流道支架12相互垂直交叉排列，以支撑、区隔及定义所述数个导线架单元13。每一所述导线架单元13具有一芯片承座131、数个内引脚部132、数个外引脚部133、数个坝杆(dam bar)134、三个支撑助条(tie bar)135及一个簧形支撑助条(spring bar)136，所述芯片承座131的四个角位置利用所述三个支撑助条135及所述簧形支撑助条136连接到所述流道支架12及所述连结支架11(或外框10)上。所述内引脚部132、外引脚部133及坝杆134环绕排列在所述芯片承座131的四周。所述内引脚部132连接在所述坝杆134上，所述外引脚部133连接在所述坝杆134及所述连结支架11(或外框10)之间。再者，每一所述流道支架12及其一侧的一排所述导线架单元13共同定义成一流道分支模块100。

如图1A所示，在进行封胶前，先将数个芯片14分别固定在每一所述芯片承座131上，每一所述芯片14可利用数条导线(wire)15电性连接至所述内引脚部132。如图1B所示，在进行封胶时，将具有所述芯片14及导线15的所述导线架条1利用转移模塑成形(transfer-molding)方式进行处理，其中将所述导线架条1夹置在二模具16之间。此时，所述导线架单元13对位于所述二模具16共同形成的一模穴区161中，且所述二模具16在一料穴(well)162位置利用一活塞163将一封装胶材17压入一流道部(runner)164内，直到所述封装胶材17沿数个侧浇口(side gate)165注入到每一所述模穴区161，以包覆保护每一所述芯片承座131、内引脚部132(如图1A所示)、芯片14及导线15(如图1A所示)。所述侧浇口165对应位于所述导线架单元13的簧形支撑助条136上。

如图1C所示，在完成封胶后，固化所述封装胶材17，并移除所述二模具16。此时，所述封装胶材17对应所述流道部164、侧浇口165及模穴区161分别形成一流道胶条171、数个侧浇口胶条172及数个封装胶体173，其中所述流道胶条171包覆在所述流道支架12上，且每一所述流道胶条171在每一分流点A通过一个所述侧浇口胶条172连接一个所述封装胶体173。也就是，在每一所述流道分支模块1 00中，每设置一排所述导线架单元13，就必需在所述导线架单元13的一侧设置一组所述流道部164(亦即所述流道胶条171)，每一分流点A是以1∶1的比例通过所述侧浇口165(亦即所述侧浇口胶条172)侧向连接一个所述封装胶体173。