[发明专利]内埋芯片封装的结构及工艺

说明书

技术领域

本发明是有关于一种芯片封装技术，且特别是有关于一种内埋芯片封 装的结构与方法。

背景技术

芯片封装的目的是提供芯片适当的信号路径、散热路径及结构保护。 传统的打线(wire bonding)技术通常采用导线架(leadframe)作为芯片的 承载器(carrier)。随着芯片的接点密度逐渐提高，导线架已无法再提供 更高的接点密度，故可利用具有高接点密度的封装基板(package substrate)来取代之，并由导线或凸块(bump)等导电媒体，将芯片封装至 封装基板上。

就单一封装的芯片数量而言，除了单芯片封装以外，目前也发展出多 芯片封装，例如多芯片模块(MCM)或系统单一封装(SIP)，虽然多芯片封装 有助于缩短芯片之间的信号路径，但是多芯片封装的某颗芯片损坏，则其 余芯片亦无法使用，这使得多芯片封装的生产成本受制于工艺良率。因此， 在某些电路设计中，由堆栈方式来结合多颗单芯片封装也是一种可采用的 选择。

发明内容

本发明提出一种工艺，用以制作内埋芯片封装结构。

本发明另提出一种芯片封装结构，其芯片内埋于其基板中。

本发明提出一种内埋芯片封装的工艺如下所述。首先，提供一金属核 心层，其具有一第一表面、相对于第一表面的一第二表面、连通第一表面 与第二表面的一开口与多个第一贯孔。接着，将一芯片配置于开口中。然 后，形成一介电层于开口与这些第一贯孔中，以将芯片固定于开口中。之 后，分别形成多个导电通道于这些第一贯孔中，且这些导电通道由位于这 些第一贯孔内的所述介电层与金属核心层隔绝。接着，以增层法形成一第 一线路结构于金属核心层的第一表面上，且第一线路结构与芯片以及这些 导电通道电性连接。

本发明提出一种内埋芯片封装结构包括一金属核心层、一介电层、一 芯片、多个导电通道以及一第一线路结构。金属核心层具有一第一表面、 相对于第一表面的一第二表面、连通第一表面与第二表面的一开口与多个 第一贯孔。介电层配置于这些第一贯孔与开口中。芯片内埋于介电层的位 于开口内的部分中。这些导电通道分别配置于这些第一贯孔中，并由介电 层的位于这些第一贯孔内的部分与金属核心层隔绝。第一线路结构配置于 金属核心层的第一表面上，并与芯片及这些导电通道电性连接。

基于上述，本发明的内埋芯片封装的工艺可制得内埋芯片封装结构。 此外，本发明的内埋芯片封装结构是将其芯片内埋于其基板中。

附图说明

为让本发明的上述和其它特征和优点能更明显易懂，下文特举实施 例，并配合附图，作详细说明如下，其中：

图1A至图10为本发明一实施例的内埋芯片封装的工艺的剖面示意 图。

具体实施方式

首先，请参照图1A，提供一金属核心层110，其具有一第一表面112、 相对于第一表面112的一第二表面114、连通第一表面112与第二表面114 的一开口116与多个第一贯孔118。接着，请再次参照图1A，贴附一热离 形材料T至金属核心层110的第一表面112，且热离形材料T覆盖这些第 一贯孔118与开口116。

值得注意的是，在本实施例中，金属核心层110的形状实质上呈圆板 状(类似晶片的形状)，故可利用半导体晶片级设备对金属核心层110进行 本实施例的工艺。如此一来，之后将在金属核心层110上形成的线路结构 (未绘示)的工艺良率较高，且其线路层的线宽及线距较小，并可具有较为 密集的线路。因此，本实施例的线路结构可具有较少的线路层数。

然后，将一芯片120配置于开口116中，并可固定在热离形材料T上。 在本实施例中，芯片120可具有一主动面122与相对于主动面122的一背 面124，其中主动面122朝向热离形材料T。

接着，形成一介电层130a于开口116与这些第一贯孔118中，以将 芯片120固定于开口116中。在本实施例中，由于芯片120、介电层130a 以及金属核心层110皆配置于热离形材料T上，因此，芯片120的主动面 122、介电层130a的一表面132a以及金属核心层110的第一表面112实 质上切齐。