[发明专利]节省引脚数的小尺寸集成电路封装方法与装置

权利要求书

1.一小尺寸集成电路，其包含有：

一基底，该基底设有一第一组引脚、一第二组引脚和一第三组引脚，其中，该第一组引脚用来使该小尺寸集成电路连接至另一集成电路；

一芯片，设置该基底上并耦合至该第一组引脚、该第二组引脚和该第三组引脚；

多个第一导电连接，连接于该芯片以令该芯片可耦合至该第二组引脚；

一第一导电环，设置于该基底上，围绕该芯片并通过所述多个第一导电连接，连接至该芯片；

至少一第二导电连接，连接于该第一导电环，使该第一导电环可耦合至该第二组引脚；

多个第三导电连接，连接于该芯片以令该芯片可耦合至该第三组引脚；

一第二导电环，设置于该基底上，围绕该芯片并通过所述多个第三导电连接，连接至该芯片；以及

多个第四导电连接，连接于该第二导电环，使该第二导电环可导通至该第三组引脚；其中所述多个第四导电连接是沿该第二导电环实质等距分布。

2.如权利要求1所述的集成电路，其中该第一导电环是一接地环，该第二组引脚是接地引脚，而至少该第二导电连接是将该第一导电环导通至该第二组引脚。

3.如权利要求1所述的集成电路，当至少该第二导电连接为一单一导电连接时，则该单一导电连接使该第一导电环导通至属于该第二组引脚的其中之一。

4.如权利要求1所述的集成电路，其中该第二导电环是一电源环，该第三组引脚是电源引脚，而所述多个第四导电连接是将该第二导电环导通至该第三组引脚。

5.如权利要求1所述的集成电路，其中每一个第四导电连接是导通至该第三组引脚的一对应引脚。

6.如权利要求1所述的集成电路，其中该第二导电环是围绕于该第一导电环之外。

7.如权利要求1所述的集成电路，其中当该第二导电环的形状为实质上各边等距的多边形，所述多个第四导电连接是分布于该第二导电环的转角。

8.如权利要求1所述的集成电路，其中当该基底上的引脚分布于该基底的四周，则该集成电路呈现为四侧引脚扁平封装或是薄型四侧引脚扁平封装。

9.如权利要求1所述的集成电路，其中该第一导电环或该第二导电环是一导线架结构下的外露式接垫。

10.一种降低一集成电路的尺寸的封装方法，其包含有：

于一基底设置一第一组引脚、一第二组引脚和一第三组引脚，其中，该第一组引脚用来使该集成电路连接至另一集成电路；

连接该基底上的一芯片与一围绕该芯片并设置于该基底上的一第一导电环以令该芯片可耦合至该第二组引脚；

连接该第一导电环与该第二组引脚以减少该第二组引脚的数量；

连接该芯片与一围绕该芯片并设置于该基底上的一第二导电环以令该芯片可耦合至该第三组引脚；以及

连接该第二导电环与该第三组引脚以减少该第三组引脚的数量。

11.如权利要求10的封装方法，其中该第一导电环是一接地环，该第二组引脚是接地引脚。

12.如权利要求10的的封装方法，其中该第二导电环是一电源环，该第三组引脚是电源引脚。

13.如权利要求10的封装方法，其中，连接芯片与该第一导电环时，包含下列步骤：

安排至少一导电连接以使该芯片的至少一内部接地端可连接至该第一导电环；

以导线架结构下外露式接垫形式安排该第一导电环；以及

决定该第一导电环的尺寸以符合信号整体性方面的接地特性要求。

14.如权利要求10的封装方法，还包含：

提供至少一导电连接以连接该第一导电环与该第二组引脚；以及

当至少该导电连接为一单一导电连接时，则该单一导电连接使该第一导电环导通至属于该第二组引脚的其中之一。

15.如权利要求10的封装方法，还包含：

提供多个导电连接以连接该第二导电环与该第三组引脚；以及

使每一个导电连接导通至该第三组引脚的一对应引脚。