[发明专利]设计半导体集成电路器件的方法、装置以及该器件

权利要求书

1.一种用于设计半导体集成电路器件的方法，所述半导体集成电路器件包括：多个输入/输出单元；区域焊盘；以及用于将所述区域焊盘的至少一部分连接至所述输入/输出单元的重新布线线路，其中，通过所述区域焊盘将所述半导体集成电路器件连接至在封装板上形成的布线线路，该方法包括：

延迟变化值计算步骤，用于在考虑通过将所述区域焊盘连接至所述封装板上的布线线路而受到的应力的不利影响的同时，计算施加到目标对象的延迟变化值。

2.如权利要求1所述的用于设计半导体集成电路器件的方法，其中，所述延迟变化值计算步骤对应于这样的步骤：当定义所述半导体集成电路器件的所述区域焊盘为基点时，对应于直至所述目标对象的距离而计算延迟变化值。

3.如权利要求1所述的用于设计半导体集成电路器件的方法，还包括以下步骤：

通过采用在所述延迟变化值计算步骤中获得的延迟变化值，计算布线线路的电阻值和电容值。

4.如权利要求1所述的用于设计半导体集成电路器件的方法，还包括以下步骤：

通过采用在延迟变化值计算步骤中获得的所述延迟变化值，执行延迟计算。

5.如权利要求1所述的用于设计半导体集成电路器件的方法，其中，所述延迟变化值计算步骤通过采用针对于所述多个单元中的每个而定义的库，来计算所述延迟变化值。

6.如权利要求4所述的用于设计半导体集成电路器件的方法，其中，所述延迟变化值计算步骤包括以下步骤：

通过采用已经将目标对象的安排信息以及布线信息添加至所述库的数据库，计算所述延迟变化值。

7.如权利要求1所述的用于设计半导体集成电路器件的方法，还包括以下步骤：

响应于在所述延迟变化值计算步骤中获得的延迟变化值而设计所述半导体集成电路器件的布局。

8.如权利要求1所述的用于设计半导体集成电路器件的方法，还包括以下步骤：

响应于在所述延迟变化值计算步骤中获得的延迟变化值而调节位于所述区域焊盘的区域下的预选区域内的多个通路。

9.如权利要求8所述的用于设计半导体集成电路器件的方法，其中：

调节通路的所述步骤对应于增加所述区域焊盘区域下的预选区域内的所述通路的总数的步骤。

10.如权利要求8所述的用于设计半导体集成电路器件的方法，其中：

调节通路的所述步骤对应于改变所述区域焊盘区域下的预选区域内的通路的形状的步骤。

11.如权利要求10所述的用于设计半导体集成电路器件的方法，其中：

改变所述通路的形状的所述步骤对应于增加所述区域焊盘区域下的预选区域内的通路的步骤。

12.如权利要求8所述的用于设计半导体集成电路器件的方法，其中，调节通路的所述步骤对应于减小所述区域焊盘区域下的预选区域内的所述通路的总数的步骤。

13.如权利要求12所述的用于设计半导体集成电路器件的方法，其中，调节通路的所述步骤对应于以下步骤：进行调节，使得通路不存在于所述区域焊盘区域下的预选区域内。

14.如权利要求8所述的用于设计半导体集成电路器件的方法，其中：

调节通路的所述步骤对应于形成不在所述区域焊盘区域下的预选区域内电连接的虚设通路的步骤。

15.如权利要求14所述的用于设计半导体集成电路器件的方法，其中：

形成虚设通路的所述步骤对应于形成在多个布线层上纵向堆叠的通路的步骤。

16.如权利要求8所述的用于设计半导体集成电路器件的方法，其中：

调节通路的所述步骤对应于以下步骤：进行调节，使得不存在连接至区域焊盘区域下的所述预选区域内的特定布线层的通路。

17.如权利要求16所述的用于设计半导体集成电路器件的方法，还包括以下步骤：

进行设计，使得特定布线层不存在于所述区域焊盘区域下的预选区域内。

18.如权利要求16所述的用于设计半导体集成电路器件的方法，其中：

在所述区域焊盘区域下的预选区域内，改变所述特定布线层的形状。