[发明专利]电荷俘获型非易失性存储器件及其制造方法

说明书

相关申请

本申请要求2008年5月21日提交的韩国专利申请NO.10-2008-0047079的优先权，通过引用将其全部内容并入本文。

技术领域

本公开内容涉及半导体器件，更具体涉及电荷俘获型非易失性存储器件及其制造方法。

背景技术

非易失性存储器件即使在电源切断时也保持存储数据完好，并根据数据存储类型分为浮置栅极型器件或电荷俘获型器件。

浮置栅极型非易失性存储器件有时包括在衬底上的隧道绝缘层、浮置栅极、介电层和控制栅极，并通过将电荷注入浮置栅极或从浮置栅极放出电荷来存储数据。

当隧道绝缘层受到侵袭时，浮置栅极内部存储的电子逃逸，导致存储数据丢失。为防止这样的数据丢失，浮置栅极型非易失性存储器件有时具有相对厚的隧道绝缘层。然而，当隧道绝缘层厚度变得较大时，通常需要较高的操作电压。这进而经常使得周边电路复杂并导致浮置栅极型在高集成度方面具有限制。

相反，电荷俘获型非易失性存储器件有时包括：在衬底上的隧道绝缘层、电荷俘获层、介电层和栅电极。电荷俘获型通过在电荷俘获层的深能级俘获位点(deep level trap site)中存储或擦除电荷来存储数据。因此，即使采用相对薄的隧道绝缘层，存储电荷也不会丢失。因此，在各种实施方案中，电荷俘获型存储器件在相对低的操作电压下驱动。因此，与浮置栅极型非易失性存储器的各种实施方案相比，在电荷俘获型非易失性存储器的一个或更多个实施方案中，实现了半导体器件较高集成。

在一个或更多个实施方案中，电荷俘获型非易失性存储器件配置为在相邻晶体管之间共享电荷俘获层。在此结构下，在电荷俘获层中存储的电荷的一部分水平移动。这种移动导致对存储数据的侵袭。

因此，在一个或更多个实施方案中，各个晶体管通过形成岛状电荷陷阱以具有相互分离的电荷俘获层。这样的实施方案防止由电荷水平传输所导致的对数据的侵袭。下文中，参考附图将详细描述形成电荷俘获型非易失性存储器件的相关方法及其问题的一个或多个实施方案。

图1A～1E是显示第一实施方案的电荷俘获型非易失性存储器件制造的各个阶段的截面图。

参考图1A，在衬底100上形成隧道绝缘层110。基于电荷隧道效应，在此提供隧道绝缘层110作为能量阻挡层，并且隧道绝缘层110由氧化物层形成。

随后，在隧道绝缘层110上形成电荷俘获层120。在此电荷俘获层120实际用作用于通过存储隧穿通过隧道绝缘层110的电荷来存储数据的位置。因此，电荷俘获层120形成为具有多个俘获位点的材料层，并且通常由氮化物形成。

然后，在电荷俘获层120上形成介电层130。介电层130在此用作保护层以防止电荷向上移动通过电荷俘获层120。

随后，在介电层130上依次形成用于栅电极的导电层140和硬掩模层150。

参考图1B，在硬掩模层150上形成用于栅电极的光刻胶图案(未显示)。形成光刻胶图案，使得栅电极适于沿第一方向和与第一方向交叉的第二方向布置为岛状。

然后通过使用光刻胶图案作为蚀刻阻挡层，蚀刻硬掩模层150和用于栅电极的导电层140，由此形成硬掩模图案150A和栅电极140A。

如图1C所示，在其中形成有硬掩模图案150A和栅电极140A的所得结构上沉积用于间隔物的绝缘层。在一个或更多个实施方案中，用于间隔物的绝缘层由氮化物形成。

然后，对用于间隔物的绝缘层进行间隔物形成蚀刻(spacer-etched)，由此在硬掩模图案150A和栅电极140A的侧壁上形成间隔物160。

如图1D所示，通过使用硬掩模图案150A和间隔物160作为蚀刻阻挡层，蚀刻介电层130，由此形成介电层图案130A。在该工艺期间，在硬掩模图案150A和栅电极140A侧壁上形成的间隔物160有时受到部分侵袭。

如图1E所示，通过使用硬掩模图案150A和间隔物160作为蚀刻阻挡层，蚀刻电荷俘获层120，由此形成电荷俘获层图案120A。

然而，当电荷俘获层120和间隔物160全部由氮化物形成时，在电荷俘获层120的蚀刻工艺期间，间隔物160有时也受到侵袭。当这种情况发生的程度足够时，栅电极140A被暴露。此外，当栅电极由钨(W)形成时，其容易被热氧化。因此，栅电极有时在后续热处理工艺中受到侵袭。这由附图标记A表示。在此情况下，晶体管不能操作或存储器件的一个或更多个操作特性发生劣化。