[发明专利]用于处理一般及图形工作量的统一处理器

说明书

技术领域

本发明是有关在单一处理器运行通用处理及专用处理(如图形描绘)的系统及方法。

背景技术

目前，个人计算机架构已经自单一处理器(Intel 8088)系统演化成多处理器系统。其工作量也自简单的使用者程序及操作系统功能成为错综复杂的图形使用者接口、多任务操作系统(multitasking operating system)、多媒体应用(multimedia application)等等的混合。大多数的PC具有专用的图形处理器，一般称为GPU，系用以分担CPU的图形计算(graphics computation)，俾便CPU能专注于需要高度控管(control-intensive)的工作。GPU一般位于PC的输入输出总线(I/O bus)。再者，GPU近期已经用于执行大量的并行计算工作(parallel computational task)。因此，现今计算机系统具有两个复杂的处理单元，各自适合不同特性的工作，各个处理单元具有其程序语法(programming paradigm)及指令集。在典型的应用场合里，该二处理单元均未被充分利用。然而，每一个处理单元都显著消耗一部分的电能以及主机板上的面积。

3D图形的计算形式不适合使用传统的X86处理器进行。因此，没有图形加速器硬件支持，一般而言，使用X86处理器进行3D图形的软件应用是非常缓慢的。透过图形硬件加速可以快速进行图形处理工作，然而，软件应用将在提出以该加速器进行图形工作的要求时面临较长的等待时间(latency)，因为该等命令/数据指定之该工作必须经过该计算机的基础共享软件(software infrastructure)(包含操作系统及装置驱动器)送到该加速器。使用大量小图形工作的软件应用将花费大量的时间在此种通讯等待时间上而未能充分利用该图形加速器。

发明内容

于某些实施例中，处理器包含多个执行单元、图形执行单元(graphics execution unit；GEU)以及控制单元。该控制单元耦接该GEU及该多个执行单元，并且配置该控制单元俾便自系统内存(例如经由指令缓存(instruction cache))撷取(fetch)指令流(stream of instruction)。该指令流包含符合处理器指令集的第一指令及用于运行图形运算之第二指令。该处理器指令集系包含至少一组通用处理指令的指令集。该「第二指令」包含一或多个图形指令。图形指令之范例包括，在图元(pixel)上运行图元着色的指令、对几何图元(geometric primitive)运行几何着色之指令及对几何图元运行图元着色之指令。该控制单元系配置为：对该第一指令及该第二指令进行译码；排程已译码之该第一指令之至少一子集在该多个执行单元执行；以及排程已译码之该第二指令之至少一子集在该GEU执行。可配置该处理器俾便该第一指令及该第二指令使用统一内存空间，亦即，该第一指令所使用之地址及该第二指令所使用之地址系指相同的内存空间。于一实施例中，该处理器还包括接口单元及要求路由器。该接口单元系配置为透过该要求路由器传送已译码之该第二指令至该GEU，其中，该GEU系配置为在共处理器方式(coprocessor fashion)下进行运算。该要求路由器可安排(route)自该处理器至系统内存(或者如北桥之中间装置)之内存存取要求的路径。

于一实施例中，该处理器复包含执行爪哇位码(Java bytecode)之执行单元。于本实施例中，系配置该控制单元俾便辨认所撷取之指令流中任何的爪哇位码并且排程该爪哇位码在该执行单元执行。

于另一实施例，该处理器亦包含执行列管码之第二执行单元。于本实施例中，系配置该控制单元以辨认所撷取之指令流中任何的列管码并且排程该列管码在该第二执行单元执行。

于一实施例中，该GEU包含一或多个顶点着色器(vertex shader)、几何着色器(geometry shader)、点阵转化器(rasterizer)及图元着色器(pixel shader)。