[发明专利]用于处理一般及图形工作量的统一处理器

权利要求书

1.一种处理器，包括：

多个执行单元；

图形执行单元GEU；以及

第一单元，其耦接该图形执行单元GEU及该多个执行单元，并且配置为撷取指令流，其中，该指令流包含符合处理器指令集的第一指令以及用于运行图形运算的第二指令，其中，该第二指令包含至少一个在图元上运行图元着色的指令，其中，该第一单元配置为：对该第一指令及该第二指令进行译码；排程已译码的该第一指令的至少一个子集在该多个执行单元执行；以及排程已译码的该第二指令的至少一个子集在该图形执行单元GEU上执行。

2.如权利要求1所述的处理器，其中，该第一指令及该第二指令寻址相同的内存空间。

3.如权利要求1所述的处理器，还包括：接口单元及要求路由器，其中该接口单元配置为通过该要求路由器传送已译码的该第二指令至该图形执行单元GEU，其中，该图形执行单元GEU配置为在共处理器方式下进行运算。

4.如权利要求1所述的处理器，其中，该第二指令包含对几何图元运行几何着色的指令。

5.如权利要求1所述的处理器，其中，该第二指令包含对几何图元运行图元着色的指令。

6.一种处理器，包括：

多个第一执行单元；

一个或多个第二执行单元；

第三单元，其耦接该多个第一执行单元，并且配置为撷取第一指令流，其中，该第一指令流包含符合处理器指令集的第一指令，其中，配置该第三单元以对该第一指令进行译码并且排程已译码的该第一指令的至少一个子集在该多个执行单元执行；以及

第四单元，其耦接该一个或多个第二执行单元，并且配置为撷取第二指令流，其中，该第二指令流包含符合第二指令集的第二指令，该第二指令集不同于该处理器指令集，其中，配置该第四单元以对该第二指令进行译码并且排程已译码的该第二指令的至少一个子集在该一个或多个第二执行单元执行。

7.如权利要求6所述的处理器，其中，该第一指令及该第二指令寻址相同的内存空间。

8.如权利要求6所述的处理器，还包括：接口单元及要求路由器，其中该接口单元配置为通过该要求路由器传送已译码的该第二指令至该一个或多个第二执行单元，其中，该一个或多个第二执行单元配置为如同协处理器进行运算。

9.一种处理器，包括：

多个第一执行单元；

一个或多个第二执行单元；以及

控制单元，其耦接该多个第一执行单元及该一个或多个第二执行单元，并且配置为撷取指令流，其中，该指令流包含符合处理器指令集的第一指令以及符合第二指令集的第二指令，该第二指令集不同于该处理器指令集，其中，该控制单元进一步配置为对该第一指令进行译码，排程已译码的该第一指令的至少一个子集在该多个第一执行单元执行，对该第二指令进行译码，以及排程已译码的该第二指令的至少一个子集在该一个或多个第二执行单元执行。

10.如权利要求9所述的处理器，还包括：接口单元及要求路由器，其中该接口单元配置为通过该要求路由器传送已译码的该第二指令至该一个或多个第二执行单元，其中，该一个或多个第二执行单元配置为以协处理器方式进行运算。