[发明专利]用于CMOS成像像素检测器的紧凑且精确的模拟存储器

说明书

技术领域

本发明总体涉及CMOS成像像素检测器领域，更具体地，涉及用于CMOS成像像素检测器的紧凑且精确的模拟存储器。

背景技术

互补金属氧化物半导体(CMOS)成像像素检测器在功能性方面得到了显著改善，并且目前被用来替代电荷耦合器件(CCD)成像检测器。与CCD成像检测器相比，CMOS成像像素检测器具有许多优点：实质性地降低了功耗；减小了图像滞后；以及实质性地降低了制造成本。此外，与CCD成像检测器不同，CMOS成像像素检测器能够将图像采集和图像处理组合在相同的集成电路内。由于这些优点，对于许多消费者应用，最显著地在蜂窝电话摄像机市场中，CCD成像检测器已变成了优选技术，并且越来越多地用在多种成像应用中，例如数字辐射照相、超高速图像采集、以及高分辨率“智能”安全摄像机。

在图像采集期间，由于曝光而导致像素光电检测器释放的电荷存储在像素存储元件-电容器-中，然后使用例如列读出架构来向包括多个像素存储元件在内的像素阵列的外围设备读出所述电荷，以供进一步处理。成像信息的存储通常与相关双重采样(CDS，Correlated DoubleSampling)相结合，以通过对来自像素光电检测器的电荷进行两次采样(在曝光之前和之后)来消除像素阵列的不均匀性。为了实现采样和保持(S/H)的存储功能，通常使用与针对每像素均具有存储元件的模拟存储器等同的电路。通常，像素存储元件包括与电容器相连的MOS开关晶体管。所存储的信息的精确度依赖于像素存储元件的电路，该电路直接影响成像系统的各种参数，如，对比度、分辨率以及图像参数校准。由于图像像素的大小为几十微米，并且希望针对光电检测器使用图像像素区域的最大可能部分，因此像素存储器电路还必须非常小。

在影响CMOS模拟存储元件的精确度的现象当中，将电荷从数字开关注入到存储电容器中是最重要的。在开关晶体管之后跟随电容器的简单存储器电路中，向存储电容器中注入的电荷基本上依赖于模拟信号自身。

为了减小由存储器开关释放的电荷向存储电容器中的注入，已经开发了多种电路架构，例如，如在以下文献中公开的：

K.R.Stafford、P.R.Gray和R.A.Blanchard，IEEE J.of Solid StateCircuits，V.9，N 6，pp.381-387，1974；

K.Sone、Y.Nishida和N.Nakadai，IEEE J.of Solid State Circuits，V.28，N 12，pp.1180-1186，1993；

P.Lim和B.Wooley，IEEE J.of Solid State Circuits，V.26，N 4，pp.643-651，1991；

M.Naybi和B.Wooley，IEEE J.of Solid State Circuits，V.24，N 6，pp.1507-1516，1989；以及

U.Gatti，F.Maloberti和G.Palmisano，IEEE J.of Solid State Circuits，V.27，N 1，pp.120-122，1992。

这些现有方法采用附加的开关、虚存储电容器以及高质量运算放大器。不幸地，实现这些电路所需的面积使得这些电路不适于用作像素内模拟存储器。如J.McGeary和P.Gray，IEEE J.of Solid State Ciscuits，V.10，pp.371-379，1975所公开的，使用适当尺寸的互补开关或额外的虚开关以及时钟和反相时钟的更简单电路架构仅体现出非常有限的性能，并不适于用作高质量像素内模拟存储器。

迫切需要解决这些缺陷并提供一种用于CMOS成像像素检测器的紧凑且精确的模拟存储器。

发明内容

根据本发明，提供了一种模拟存储器电路，其中，使用晶体管电路，使开关晶体管的源极和栅极在采样过程之前和之后保持在相同的电位。模拟存储器电路包括存储电容器，存储电容器的第一端连接至第一端口，第一端口连接基准电位。第一晶体管(开关晶体管)的漏极连接至存储电容器的第二端。第一晶体管的源极连接至第二端口，第二端口连接至用于提供输入信号以存储在存储电容器中的电路，第一晶体管的栅极连接至第三端口，第三端口连接至第一电流宿。

第二晶体管的源极连接至第一晶体管的源极，第二晶体管的漏极连接至第一晶体管的栅极。第三晶体管的源极连接至第一晶体管的源极。第三晶体管的栅极和漏极一起连接至第二晶体管的栅极和第四端口，第四端口用于连接至第二电流宿。